本发明专利技术公开了一种阵列基板，该阵列基板的像素单元设有测试区域，该像素单元的像素电极在测试区域内通过过孔连接与位于阵列基板表面的第二透明金属层形成的测试块电连接，从而将像素单元的像素电极的测试点引至阵列基板的表面，测试装置可以通过测试每一个像素单元中位于测试区域内的测试块便可得到该像素单元中位于显示区域的像素电极的半导体特性，所以本发明专利技术提供的阵列基板能够对每一个像素单元的像素电极进行单独测试，所以能够提高对每一个单独的像素区域中像素电极测试的精确性。本发明专利技术还提供了一种阵列基板的制备方法，以及一种包括上述阵列基板的显示装置。
【技术实现步骤摘要】
本专利技术涉及液晶显示
，特别涉及一种阵列基板及其制备方法、显示装置。
技术介绍
在液晶显示
中，因高级超维场转换技术(ADvanced Super DimensionSwitch，AD-SDS，简称ADS)型阵列基板具有视角宽等优点，所以得到广泛的使用。ADS技术主要是通过同一平面内狭缝电极边缘所产生的电场以及狭缝电极层与板状电极层间产生的电场形成多维电场，使液晶盒内狭缝电极间、电极正上方所有取向液晶分子都能够产生旋转，从而提高了液晶工作效率并増大了透光效率。高级超维场转换技术可以提高TFT-LCD产品的画面品质，具有高分辨率、高透过率、低功耗、宽视角、高开ロ率、低色差、无挤压水波纹(push Mura)等优点。·如图I和图2所示，现有技术中，ADS型阵列基板包括多个像素単元，每ー个像素単元中，在玻璃基板上首先制作有根据图形由栅极层做出的栅极线(Gate) 05，在栅极层的上方为均匀沉积的栅绝缘层(Gate Insulator) 03，栅绝缘层03的上方设有具有设定图形结构的半导体层(active) 07，在半导体层07的上方为制作具有预定图形结构的源极(Source) 08和漏极(Drain) 010的源漏极金属层，在上述源漏极金属层上方设有具有制作像素电极01(即板状电极)的第一透明金属层(由于第一透明金属层通常采用ITO材料，因此第一透明金属层也可称为1st IT0)，在第一透明金属层的上方为均匀沉积的钝化层(PVX，SiNx保护层)04，而在钝化层04上方为制作具有预定图形的公共电极02 (即狭缝电极)的第二透明金属层(也称为2nd IT0)，其中公共电极02上形成有多个狭缝结构。ー块液晶面板存在多个像素单元，位于液晶面板成像区域的每ー个像素单元显示区域的像素电极01被后来制作的多层结构覆盖，无法进行TFT半导体特性的测试，因此现有技术中在整个液晶面板的边缘部位设有专门用于测试的检测模块。这些检测模块仅仅生产至像素电极层，位于像素电极上方的多层结构并未制作，因此可以用测试装置測量这些检测模块的像素电极；测试时，对检测模块的像素电极与像素单元的像素电极施加相同的电压以及电流等条件，通过测试检测模块像素电极的半导体特性来推断其它像素単元中像素电极的半导体特性。但是，由于检测模块与其它各个像素単元之间存在电阻等差异因素，通过测试检测模块的像素电极得出的测试结果与各个像素単元像素电极的实际特性有很大差异，不利于对TFT深入的分析和研讨，有时候甚至无法确切掌握所设计TFT的实际工作情况到底如何，造成很大的不确定隐患。因此，如何提供一种阵列基板，以提高对每ー个单独的像素区域中像素电极测试的精确性，是本领域技术人员需要解决的技术问题。
技术实现思路
本专利技术提供了一种阵列基板，该阵列基板能够对每一个像素単元的像素电极进行单独测试，所以能够提高对每ー个单独的像素区域中像素电极测试的精确性。为达到上述目的，本专利技术提供以下技术方案一种阵列基板，包括多个像素単元，每ー个所述像素単元包括第一透明金属层和第二透明金属层，所述第一透明金属层形成像素电极，所述第二透明金属层形成公共电极，且所述第二透明金属层位于所述像素単元表面，所述第一透明金属层与所述第二透明金属层之间设有绝缘防护层；每一个所述像素単元的像素电极延伸出测试部，所述第二透明金属层还形成有与所述测试部对应的测试块，所述测试块与所述公共电极相互隔离，所述绝缘防护层位于所述测试块与所述测试部之间的部分设有至少ー个过孔，所述测试块与所述测试部通过所述过孔电连接。优选地，所述过孔为至少两个。优选地，所述过孔内填充有连接部，所述连接部与所述测试块具有沉积而成的一·体式结构。优选地，所述测试部与测试块所在区域位于像素単元的显示区域之外。优选地，所述像素単元中包含有薄膜晶体管，所述薄膜晶体管采用顶栅型结构。优选地，每ー个所述像素単元中形成于基板上的数据线、源极和漏极，所述源极与相邻的数据线电连接；形成于所述基板上、以及所述源极和所述漏极之间的沟道内的第一绝缘层；形成于所述源极和漏极上的具有预定图形结构的有源层；形成于所述数据线和所述有源层上的第二绝缘层，所述第二绝缘层具有过孔；形成于所述第二绝缘层上的像素电极，所述像素电极通过所述第二绝缘层上的过孔与所述漏极电连接，且所述像素电极延伸出的所述测试部位于所述数据线的上方；形成于所述第二绝缘层的第一绝缘防护层，所述第一绝缘防护层与所述像素电极同层设置；形成于所述第一绝缘防护层上的栅极层；形成于所述栅极层以及所述像素电极上的第二绝缘防护层，所述第二绝缘防护层具有过孔；形成于所述第二透明金属层上的公共电极以及所述测试块，所述测试块与所述测试部通过设置于所述第二绝缘防护层的过孔内的连接部电连接。优选地，所述公共电极为具有狭缝状结构的透明电极；所述像素电极为板状的透明电极。优选地，所述第一透明金属层与所述第二透明金属层的制作材料相同。优选地，所述第一透明金属层具有由氧化铟锡制作而成的板状结构。本专利技术还提供了一种显示装置，包括上述技术方案中提到的任一种阵列基板。本专利技术还提供了一种阵列基板的制作方法，包括在基板上制作源漏极金属层，并形成相应图形的源极和漏扱，以及形成相应图形的数据线；在源漏极金属层上制作第一绝缘层，并形成相应的图形；在源漏极金属层上制作有源层； 在有源层上制作第二绝缘层；在所述第二绝缘层与所述漏极对应位置制作过孔；在第二绝缘层上制作第一透明金属层，井形成相应图形的像素电极，所述像素电极与所述漏极通过第二绝缘层设置的过孔电连接，且所述像素电极延伸出测试部；在第二绝缘层上沉积第一绝缘防护层；在第一绝缘防护层上制作栅极层，并形成相应图形的栅线；在栅极层上均匀沉积第二绝缘防护层；第二绝缘防护层与数据线对应位置制作过孔；在第二绝缘防护层上制作第二透明金属层，井形成相应图形的公共电极，以及长条状的测试块，所述测试块与所述测试部通过第二绝缘防护层设置的过孔电连接。·本专利技术提供的阵列基板，包括多个像素単元，每ー个所述像素単元包括第一透明金属层和第二透明金属层，所述第一透明金属层形成像素电极，所述第二透明金属层形成公共电极，且所述第二透明金属层位于所述像素単元表面，所述第一透明金属层与所述第ニ透明金属层之间设有绝缘防护层；每一个所述像素単元均设有测试区域，所述像素电极设有延伸至所述测试区域的测试部，所述第二透明金属层在所述测试区域还形成有与所述测试部对应的测试块，所述测试块与所述公共电极相互隔离，所述绝缘防护层位于所述测试块与所述测试部之间的部分设有至少ー个过孔，所述测试块与所述测试部通过所述过孔电连接。本专利技术提供的阵列基板中，像素电极通过测试部与第二透明金属层的测试块之间的过孔连接将像素电极的测试点引至阵列基板表面，在具体测试过程中，测试装置可以通过测试每ー个像素単元中位于测试区域内的测试块便可得到该像素単元中位于显示区域的像素电极的半导体特性。所以，本专利技术提供的阵列基板能够对每一个像素単元的像素电极进行単独测试，所以能够提高对每ー个单独的像素区域中像素电极测试的精确性。附图说明图I为现有技术中ADS型阵列基板中一个像素単元的显示区域的侧视结构示意图；图2为现有技术中阵列基板中的像素単元的平面示意图；图3为本专利技术提供的A本文档来自技高网...
【技术保护点】
一种阵列基板，包括多个像素单元，每一个所述像素单元包括第一透明金属层和第二透明金属层，所述第一透明金属层形成像素电极，所述第二透明金属层形成公共电极，且所述第二透明金属层位于所述像素单元表面，所述第一透明金属层与所述第二透明金属层之间设有绝缘防护层；其特征在于，每一个所述像素单元的像素电极延伸出测试部，所述第二透明金属层还形成有与所述测试部对应的测试块，所述测试块与所述公共电极相互隔离，所述绝缘防护层位于所述测试块与所述测试部之间的部分设有至少一个过孔，所述测试块与所述测试部通过所述过孔电连接。
【技术特征摘要】
【专利技术属性】
技术研发人员：吴昊，陈雅娟，尹岩岩，王磊，
申请(专利权)人：北京京东方光电科技有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。