一种电压缓冲器电路以及集成该电路的LDO制造技术

本发明专利技术公开了一种电压缓冲器电路以及集成该电路的LDO，缓冲器电路包括：第一MOS管、第二MOS管、第三MOS管、第四MOS管、第一电阻单元、第二电阻单元和一电容元件、一电流源。集成了该缓冲器电路的LDO，在推高功率管栅极寄生极点确保电路稳定性的同时增强了功率管栅极的电流下拉能力，减小了由轻载跳重载时的下冲尖峰，同时由于缓冲器电路中的RC高通耦合电路的作用，当电路工作频率在滤波截止频率附近时，对功率管栅极的充电电流会增大，减小了由重载跳向轻载时的上冲尖峰，在不显著增加静态功耗下，形成了推挽式输出，提高了LDO电路的瞬态响应。同时集成了本发明专利技术缓冲器电路的LDO结构简单，节约了芯片面积。

【技术实现步骤摘要】

本专利技术属于电源管理
，具体涉及一种低压差线性稳压器(Low DropoutRegulator, LDO)的设计。
技术介绍
LDO具有成本低、输出噪声小、电路结构简单、占用芯片面积小等优点，已成为电源管理芯片中的一类重要电路。LDO的本质是利用带隙基准产生的稳定电压和负反馈控制环路得到一个基本不随环境变化的输出电压。LDO能够将不断衰减的电池 电压转换成低噪声的稳定精确电压，以满足便携式设备中对噪声敏感的模拟模块和射频模块的需要。LDO的瞬态响应主要由环路带宽和功率管栅极的电压转换速率所决定。在LDO的设计中，输出瞬态响应是一项非常重要的动态指标，它主要受环路稳定性、环路带宽和功率管栅极电位的转换速率影响。输出电压的过冲大小和恢复时间都会影响线性调整器的精度。普通的LDO电路一般由误差放大器，电压基准源，调整管及反馈电路构成，如图I所示。一般LDO电路的输出电压Vott会在负载瞬态变化时产生很大的尖峰，Vott重新获得稳定需要一定时间，要获得快速的负载瞬态响应，需要增大静态电流以提高对功率管栅极的充放电速度。而在便携式应用中需要尽量延长电池使用寿命，普通的LDO电路结构无法同时兼顾低的静态电流和快速的负载瞬态响应。为了提高LDO在不同负载下环路的稳定性，通常在误差放大器和调整管之间插入电压缓冲器来隔离误差放大器输出级的高阻节点和调整管栅极的等效大电容。通过给电压缓冲器提供更大的偏置电流能够改善LDO的瞬态响应，因为这增大了调整管栅极的充放电速率。但是由于LDO在所有负载下的静态电流都很大，故电路效率不高。为了改善LDO输出瞬态响应，传统的方法是采用自适应偏置电路，即误差放大器偏置电流与LDO实际负载电流成比例变化。在LDO满载时，存在的缺点就是电路静态电流很大，降低效率。这种电路可以改进的地方就是让误差放大器的偏置电流只在电路瞬态切换时增大，这既能改善LDO输出瞬态响应，又能保证电路在稳态时静态电流很低。采用这种方法虽然简单又高效，但会造成另外一个问题，即存在设计难度，如需要采用更大尺寸的电容和电阻来检测变化量，造成了结构复杂，这样势必会增加芯片的面积。
技术实现思路
本专利技术的目的是为了解决现有LDO在保证足够低的静态电流下尽最大限度的提高电路的瞬态响应时造成的电路结构复杂的问题，提出了一种电压缓冲器电路。本专利技术的技术方案为一种电压缓冲器电路，包括第一 MOS管、第二 MOS管、第三MOS管、第四MOS管、第一电阻单元、第二电阻单元和一电容元件、一电流源，其中，第一 MOS管的栅极作为所述电压缓冲器电路的输入端，源极与第四MOS管的漏极相连并作为所述电压缓冲器电路的输出端，第一MOS管的漏极与第四MOS管的栅极、第一电阻单元第一端子连接，第一电阻单元的第二端子连接至地电位；第二 MOS管的源极和第三MOS管的源极与外部电源电压相连接，第二 MOS管的漏极与第一MOS管的源极相连接，第二MOS管的栅极与第二电阻单元的第一端子相连，第二电阻单元的第二端子与第三MOS管的栅极相连；第三MOS管的栅极和漏极短接，并与所述电流源的第一端子相连接，电流源的第二端子接地；第四MOS管的栅极通过所述的电容元件与第二 MOS管的栅极相连接，第四MOS管的源极接至地电位。进一步的，所述的第一 MOS管、第二 MOS管和第三MOS管具体为PMOS管。进一步的，所述的第四MOS管具体为NMOS管。进一步的，所述的电流源具体通过一 NMOS管实现，其中，所述NMOS管的漏极作为所述的电流源第一端子，所述NMOS管的源极作为所述的电流源第二端子，所述NMOS管的极连接外部的偏置电压。基于上述电压缓冲器电路，本专利技术还提出了一种集成该电压缓冲器电路的LD0，还包括第一放大器、调整管、第一反馈电阻单元和第二反馈电阻单元，第一放大器的反相输入端连接至外部的基准电压，正相输入端连接至第二反馈电阻单元的第一端子，第一放大 器的输出端连接至电压缓冲器电路的输入端，电压缓冲器电路的输出端连接至调整管的栅极，调整管的漏极作为LDO的输出端，第一反馈电阻单元的第一端子与LDO的输出端，第一反馈电阻单元的第二端子与第二反馈电阻单元的第一端子相连，第二反馈电阻单元的第二端子接地。本专利技术的有益效果本专利技术的电压缓冲器电路，它在不显著增加电路静态功耗和芯片面积的前提下，与现有的电压缓冲器相比较起来，由于在稳态下形成了负反馈环路进而减小了电压缓冲器输出级的阻抗，再结合RC高通耦合电路的作用，能够构成推挽式输出，故极大地提高了驱动大容性负载的能力。集成了该电压缓冲器电路的LD0，与现有的LDO相比，由于采用了该技术，在推高功率管栅极寄生极点确保电路稳定性的同时增强了功率管栅极的电流下拉能力，减小了电路由轻载跳重载时的下冲尖峰，同时由于电压缓冲器电路中的RC高通耦合电路的作用，当电路工作频率在滤波截止频率附近时，电压缓冲器对功率管栅极的充电电流会增大，减小了电路由重载跳向轻载时的上冲尖峰，在不显著增加静态功耗下，形成了推挽式输出，这极大地提高了 LDO电路的瞬态响应。可以看出，集成了本专利技术所述的电压缓冲器电路的LDO结构简单，在保证LDO环路稳定性的同时节约了芯片面积，降低了成本。附图说明图I为现有的LDO的结构示意图。图2为本专利技术提出的电压缓冲器电路示结构意图。图3为本专利技术提出的集成了电压缓冲器电路的LDO的结构示意图。图4本专利技术实施例中误差放大器EA的结构示意图。图5本专利技术电压缓冲器电路的AC等效电路示意图。图6本专利技术实施例中LDO的AC波特示意图。图7本专利技术实施例中LDO电路仿真的AC波特示意图。图8本专利技术实施例中LDO电路仿真的负载瞬态特性示意图。具体实施例方式下面结合附图和具体实施例对本专利技术做进一步的理论分析。本专利技术提出的电压缓冲器电路实质是一种推挽式输出超级源随器电路(SuperClass AB Source Follower Circuit, SSFC),图 2 给出了一种实现形式，包括三个PMOS 管MPbuf,MPBbuf,MPab, 二个 NMOS 管 MNab、MNBbuf，二个电阻 Rc、RBlIF，和一个电容 Cc。MPbuf 的栅极连接EA运放的输出信号VEA，漏极与电阻Rbuf —端连接，Rbuf另一端连接至地电位，MPbuf的源极为buffer输出连接至调整管的栅极VeMP。MNab的栅极与MPbuf的漏极相连接，漏极与MPbuf的源极相连接，MNab的源极连接至地电位，MNab与MPbuf构成超级源随器电路。耦合电容Cl的一端连接在MPbuf的漏极，另一端连接在MPab的栅极。MPab的源极与电源电压Vin连接，漏 极与MPbuf的源极相连接。MPBbuf为栅漏短接形成二极管连接方式的PMOS管，MNBbuf的漏极与MPBbuf的漏极相连接，MNBbuf的源极连接至地电位，MNBbuf的栅极连接偏置电压VB。电阻Rc 一端连接在MPBbuf的栅极，另一端连接在MPab的栅极。需要明确的是本专利技术提出的电压缓冲器采用的是推挽式输出，主要运用在驱动大容性负载的运放中，它可以提高电路瞬态响应，把图2中的PMOS管换成NMOS管，NMOS管换成PMOS管，其基本功能也是可以实现的，如应用在LDO电路中，一般采用PMOS作输本文档来自技高网...

【技术保护点】
一种电压缓冲器电路，包括：第一MOS管、第二MOS管、第三MOS管、第四MOS管、第一电阻单元、第二电阻单元和一电容元件、一电流源，其中，第一MOS管的栅极作为所述电压缓冲器电路的输入端，源极与第四MOS管的漏极相连并作为所述电压缓冲器电路的输出端，第一MOS管的漏极与第四MOS管的栅极、第一电阻单元第一端子连接，第一电阻单元的第二端子连接至地电位；第二MOS管的源极和第三MOS管的源极与外部电源电压相连接，第二MOS管的漏极与第一MOS管的源极相连接，第二MOS管的栅极与第二电阻单元的第一端子相连，第二电阻单元的第二端子与第三MOS管的栅极相连；第三MOS管的栅极和漏极短接，并与所述电流源的第一端子相连接，电流源的第二端子接地；第四MOS管的栅极通过所述的电容元件与第二MOS管的栅极相连接，第四MOS管的源极接至地电位。

【技术特征摘要】
1.一种电压缓冲器电路，包括第一 MOS管、第二 MOS管、第三MOS管、第四MOS管、第一电阻单兀、第二电阻单兀和一电容兀件、一电流源，其中， 第一 MOS管的栅极作为所述电压缓冲器电路的输入端，源极与第四MOS管的漏极相连并作为所述电压缓冲器电路的输出端，第一 MOS管的漏极与第四MOS管的栅极、第一电阻单元第一端子连接，第一电阻单元的第二端子连接至地电位； 第二 MOS管的源极和第三MOS管的源极与外部电源电压相连接，第二 MOS管的漏极与第一 MOS管的源极相连接，第二 MOS管的栅极与第二电阻单元的第一端子相连，第二电阻单元的第二端子与第三MOS管的栅极相连； 第三MOS管的栅极和漏极短接，并与所述电流源的第一端子相连接，电流源的第二端子接地； 第四MOS管的栅极通过所述的电容元件与第二 MOS管的栅极相连接，第四MOS管的源极接至地电位。2.根据权利要求I所述的压缓冲器电路，其特征在于，所述的第一MOS管、...

【专利技术属性】
技术研发人员：明鑫，谭林，潘福跃，张竹贤，黄建刚，王鑫，张晓敏，段茂平，王卓，周泽坤，张波，
申请(专利权)人：电子科技大学，
类型：发明
国别省市：