【技术实现步骤摘要】
本专利技术涉及高电压基准的产生电路。特别地，它涉及一种带反馈环路的参考电压的产生电路，该反馈环路通过提前获取该环路中运算放大器的失调电压(Offset Voltage,Vos)，使通过该反馈环路的增益不受运算放大器的失调电压Vffi的影响，从而提高输出电压的精度，当采用带隙基准作参考电压时，可获得高精度的高电压基准。
技术介绍
众所周知，带隙基准作参考电压时，其输出电压通常在I. 25V左右，在很多应用场 合，这个基准电压太小，不能满足大多数需求。运算放大器的失调电压Vre是随着工艺、电压、温度变化而变化的，因此，由于失调电压的存在，使输出的带隙基准电压Vout的精度受到严重影响。
技术实现思路
本专利技术就是为了解决前述这个问题而提出的，本专利技术提出了一种抑制运算放大器的失调电压Vre，再通过将运算放大器连接成负反馈放大器的方法，并以带隙基准作参考电压，提高带隙基准的输出电压范围，实现一种精度极高的高电压基准参考电压产生器。本专利技术提供的高电压基准包括三种基本结构，第一种基本结构包括 开关KlA,它的一个通路端与输入信号Vbg相连； 开关K2A，它的一个通路端与输入信号GND相连，它的另一个通路端与开关KlA的另一个通路端相连； 电容Cl，它的一个电极板与开关KlA和开关K2A相连的通路端相连； 运算放大器0PAM1,它的差分输入对的负输入端与电容Cl的另一个电极板相连,它的差分输入对的正输入端与输入参考信号Vref相连； 开关K1B，它的一个通路端与运算放大器OPAMl的差分输入对的负输入端相连，它的另一个通路端与运算放大器OPAMl的...
【技术保护点】
一种高电压基准，包括三种基本结构，第一种基本结构包括：开关K1A，它的一个通路端与输入信号Vbg相连；开关K2A，它的一个通路端与输入信号GND相连，它的另一个通路端与开关K1A的另一个通路端相连；电容C1，它的一个电极板与开关K1A和开关K2A相连的通路端相连；运算放大器OPAM1，它的差分输入对的负输入端与电容C1的另一个电极板相连，它的差分输入对的正输入端与输入参考信号Vref相连；开关K1B，它的一个通路端与运算放大器OPAM1的差分输入对的负输入端相连，它的另一个通路端与运算放大器OPAM1的输出端V0相连；电容C2，它的一个电极板与运算放大器OPAM1的差分输入对的负输入端相连；开关K2B，它的一个通路端与电容C2的另外一个电极板相连，它的另一个通路端与运算放大器OPAM1的输出端V0相连；开关K1C，它的一个通路端与电容C2的另外一个电极板相连，并且与开关K2B的一个通路端相连，它的另一个通路端与输入信号GND相连；开关K2c，它的一个通路端与运算放大器OPAM1的输出端V0相连；电阻R0，它的一端与开关K2c的另一个通路端相连，它的另一端与输出信号VrefH0相连；运算...
【技术特征摘要】
1.ー种高电压基准，包括三种基本结构，第一种基本结构包括 开关KlA,它的ー个通路端与输入信号Vbg相连； 开关K2A，它的ー个通路端与输入信号GND相连，它的另ー个通路端与开关KlA的另ー个通路端相连； 电容Cl，它的ー个电极板与开关KlA和开关K2A相连的通路端相连； 运算放大器0PAM1,它的差分输入对的负输入端与电容Cl的另ー个电极板相连,它的差分输入对的正输入端与输入參考信号Vref相连； 开关K1B，它的ー个通路端与运算放大器OPAMl的差分输入对的负输入端相连，它的另ー个通路端与运算放大器OPAMl的输出端VO相连； 电容C2,它的ー个电极板与运算放大器OPAMl的差分输入对的负输入端相连； 开关K2B，它的ー个通路端与电容C2的另外ー个电极板相连，它的另ー个通路端与运算放大器OPAMl的输出端VO相连； 开关K1C，它的ー个通路端与电容C2的另外ー个电极板相连，并且与开关K2B的ー个通路端相连，它的另ー个通路端与输入信号GND相连； 开关K2c，它的ー个通路端与运算放大器OPAMl的输出端VO相连； 电阻R0，它的一端与开关K2c的另ー个通路端相连，它的另一端与输出信号VrefHO相连；运算放大器0PAM2,它的差分输入对的正输入端与输出信号VrefHO相连,它的差分输入对的负输入端与它本身的输出端相连，并与输出信号VrefHl相连； 电容C3,它的ー个电极板与输出信号VrefHO相连,它的另外一个电极板与输入信号GND相连； 第二种基本结构包括 运算放大器0PAM3，它包括单刀双掷开关Kl I，单刀双掷开关K12，差分对，单刀双掷开关K21，单刀双掷开关K22，第一级负载，第二级运放OPAMb ;它的差分输入对的正输入端与单刀双掷开关Kll的双掷端的ー个通路相连，它的差分输入对的负输入端与单刀双掷开关Kll的双掷端的另ー个通路相连； 单刀双掷开关Kll，它的单刀端与输入电压Vbg相连； 单刀双掷开关K12，它的单刀端与节点Vref2相连，它的双掷端的ー个通路与运算放大器0PAM3的差分输入对的负输入端相连，它的双掷端的另ー个通路与运算放大器0PAM3的差分输入对的正输入端相连； 单刀双掷开关K21，它的单刀端与差分对的ー个输出端相连； 单刀双掷开关K22，它的单刀端与差分对的另ー个输出端相连； 第一级负载，它的一个输入端与单刀双掷开关K21的双掷端的ー个通路相连，并且也与单刀双掷开关K22的双掷端的ー个通路相连，它的另ー个输入端与单刀双掷开关K21的双掷端的另ー个通路相连，并且也与单刀双掷开关K22的双掷端的另ー个通路相连； 第二级运放OPAMb，它的正输入端与第一级负载的ー个输出端相连，它的负输入端与第ー级负载的另ー个输出端相连，它的输出端与运算放大器0PAM3的输出端相连； 电阻R1，它的一端与运算放大器0PAM3的输出端VO相连，它的另一端与节点Vref2相连； 电阻R2，它的一端与输入信号GND相连，它的另一端与节点Vref2相连；电阻R3,它的一端与运算放大器0PAM3的输出端VO相连，它的另一端与输出信号VrefH3 相连； 电容C4,它的ー个电极板与输出信号VrefH3相连,它的另一端与输入信号GND相连；第三种基本结构包括 开关K7A，它的ー个通路端接节点电压Vref3 ； 开关K8A,它的一个通路端接输入电压Vbg,它的另一个通路端接开关K7A的另一个通路端； 电容C6，它的一端接节点电压Vref3 ； 运算放大器0PAM4，它的正输入端连接开关K7A与开关K8A相连的那个通路端，它的负输入端与电容C6的另一端相连； 开关K7B，它的ー个通路端接运算放大器0PAM4的负输入端，它的另ー个通路端接运算放大器0PAM4的输出端； 开关K8B，它的ー个通路端接运算放大器0PAM4的输出端； 电阻R4，它的一端接开关K8B的另ー个通路端，它的另一端接节点Vl ； 电容C7，它的一端接节点电压GND，它的另一端接节点Vl ； NMOS管匪，它的源端接输出电压VrefH4，它的漏端接节点VDD，它的栅极接节点Vl ； 电阻R5，它的一端接输出电压VrefH4，它的另一端接节点Vref3 ； 电阻R6，它的一端接节点GND，它的另一端接节点Vref3。2.根据权利要求I所述高电压基准，其特征在于，本发明提供的高电压基准的第一种基本结构中，所述开关K1A、开关K2A、开关K1B、开关K2B、开关K1C、开关K2C是由两个反相时钟或者不交叠时钟控制的，其中所述开关K1A、开关K1B、开关KlC是ー组同相时钟控制，所述开关K2A、开关K2B、开关K2C是另外ー组同相时钟控制，并且这两组是两个反相时钟或者不交叠时钟控制的；其工作过程是所述开关K1A、开关K1B、开关KlC在时钟控制下闭合导通，所述开关K2A、开关K2B、开关K2C在另ー时钟控制下断开，所述电容Cl两端的电压为(Vref+Vm-Vbg)，其中Vtfil是所述运算放大器OPAMl两个差分输入端之间的失调电压，所述电容C2两端的电压为(Vref+Vm);接着所述开关K1A、开关K1B、开关KlC在时钟控制下断开，所述开关K2A、开关K2B、开关K2C在另ー时钟控制下闭合导通，所述电容Cl两端的电压为(Vref+Vqsi)，所述电容C2两端的电压为(Vref+VQS1_V0)，根据电荷守恒定律得到此时VO=Vbg*Cl/C2，同时所述电容C3采样此时所述运算放大器OPAMl输出端VO的电压，并作为输出电压给输出信号VrefHO ;为了有效驱动后级电路，所述运算放大器0PAM2作为跟随器将所述信号VrefHO缓冲输出到信号VrefHl，但是此时所述信号VrefHO上的电压与所述信号VrefHl上的电压有差别，所述信号VrefHO上的电压为Vbg*Cl/C2，所述信号VrefHl上的电压为(VbgWl/CZ+Vm)，其中Vtfi2是所述运算放大器0PAM2两个差分输入端之间的失调电压，当然比起Vbg*Cl/C2，大多数情况下Vqs2引入的误差是可以容忍的；因此，所述信号Vbg被放大成为Vbg*Cl/C2，放大了 C1/C2倍，从而使基准电压(带隙基准或其它基准电压)的电压值提高了 C1/C2倍，只与C1/C2的值相关，而与其它因素无关。3.根据权利要求I所述高电压基准，其特征在于，本发明提供的高电压基准的第二种基本结构中，所述第一级负载，它的输出端可以是两个，也可以两个合并成ー个输出端，根据应用需要决定；所述单刀双掷开关K11、单刀双掷开关K21与单刀双掷开关K12、单刀双掷开关K22是由两个反相时钟或者不交叠时钟控制的，其工作过程是所述单刀双掷开关K11、单刀双掷开关K21在时钟周期信号为高电平期间其单刀端与双掷端的ー个通路闭合导通，并且分别连接到所述的差分对的负输入端与所述第一级负载的一个输入端，而同时所述单刀双掷开关K12、单刀双掷开关K22在时钟控制下其单刀端与双掷端的ー个通路闭合导通，并且分别连接到所述差分对的正输入端与所述第一级负载的另ー个输入端，在时钟周期信号为低电平期间，所述单刀双掷开关K11、单刀双掷开关K21、单刀双掷开关K12、单刀双掷开关K22的其单刀端与当前相连的双掷端的ー个通路断开，并与它的双掷端的另ー个通路相连，由于所述差分对的两个输入端与两个输出端同时发生变化，对于所述第一级负载的输入来说并没有发生实质性的变化，从而使运放的输出端并没有发生变化，在下一个时钟周期来到时，又回到原来的状态，周而复始，然而在这个周而复始的状态中，所述差分对引入的失调电压与所述第一级负载引入的失调电压都被抵消掉，不会对所述运算放大器0PAM3的输出电压产生作用，而所述第二级运放OPAMb引入的失调电压已经被所述差分对与所述第一级负载组成的第一级运放OPAMa的增益缩小了至少10倍以上(通常第一级运放的増益都超过20dB以上)，从而对整个所述运算放大器0PAM3的失调电压没有明显的贡献；这样在没有引入受两个反相时钟或者不交叠时钟控制的所述单刀双掷开关K11、单刀双掷开关K21与单刀双掷开关K12、单刀双掷开关K22前，所述运算放大器0PAM3的输出电压是VO= (1+R1/R2) (Vbg+VQS3)，其中VQS3i所述运算放大器0PAM3的失调电压，而在引入受两个反相时钟或者不交叠时钟控制的所述单刀双掷开关K11、单刀双掷开关K21与单刀双...
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。