一种基于数字信号处理的雷达教学系统技术方案

本实用新型专利技术公开了一种基于数字信号处理的雷达教学系统，所述雷达教学系统包括雷达前端、雷达信号采集器、计算机服务器、局域网系统和学生计算机终端，所述雷达信号采集器与所述雷达前端连接，所述计算机服务器设置在所述雷达信号采集器与所述局域网系统之间，所述局域网系统与学生计算机终端连接。本实用新型专利技术的基于数字信号处理的雷达教学系统，结构简单，容易实现，而且模拟的雷达图像和实际的雷达图像接近，提高了学习的效果。（*该技术在2022年保护过期，可自由使用*）

【技术实现步骤摘要】

本技术涉及雷达教学系统，尤其涉及一种基于数字信号处理的雷达教学系统。
技术介绍
雷达是海上航行的船舶所必不可少的，STCW公约对船员掌握雷达设备的操作方面也有明确要求。众所周知，真实雷达设备价格比较昂贵，受资金等因素的影响，航海院校特别是航海高职、中职院校配备的真实雷达设备数量少，实训分组率不高，学生上机机会少，不能满足教学要求；虽然各航海院校或多或少配置有雷达模拟训练设备，但雷达模拟训练设备提供的不是雷达真实图像，而是模拟的雷达图像，模拟的雷达图像与真实雷达图像相差太大，给学生的学习带来负面影响。因此，需要提供一种基于数字信号处理的雷达教学系统以解决上述问题。
技术实现思路
为了解决该问题，本技术公开了一种基于数字信号处理的雷达教学系统，所述雷达教学系统包括雷达前端、雷达信号采集器、计算机服务器、局域网系统和学生计算机终端，所述雷达信号采集器与所述雷达前端连接，所述计算机服务器设置在所述雷达信号采集器与所述局域网系统之间，所述局域网系统与学生计算机终端连接。较佳地，所述雷达信号采集器包括A/D转换器、I/O接口、FPGA, DSP、SDRAM和PCI总线，所述A/D转换器和所述I/O接口与所述FPGA连接，所述FPGA与所述DSP连接，所述DSP与所述SDRAM和所述PCI总线连接，所述PCI总线与所述计算机服务器连接。本技术的基于数字信号处理的雷达教学系统，结构简单，容易实现，而且模拟的雷达图像和实际的雷达图像接近，提高了学习的效果。在
技术实现思路
部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本
技术实现思路
部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。以下结合附图，详细说明本技术的优点和特征。附图说明图I是根据本技术一个实施例的基于数字信号处理的雷达教学系统的示意图；图2是根据本技术一个实施例的基于数字信号处理的雷达教学系统的雷达信号采集器的示意图。具体实施方式在下文的描述中，给出了大量具体的细节以便提供对本技术更为彻底的理解。然而，对于本领域技术人员来说显而易见的是，本技术可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本技术发生混淆，对于本领域公知的一些技术特征未进行描述。为了彻底了解本技术，将在下列的描述中提出详细的结构。显然，本技术的施行并不限定于本领域的技术人员所熟习的特殊细节。本技术的较佳实施例详细描述如下，然而除了这些详细描述外，本技术还可以具有其他实施方式。以下结合附图对本技术的实施例做详细描述。参考图1，是根据本技术一个实施例的基于数字信号处理的雷达教学系统的示意图。本技术的雷达教学系统包括雷达前端1，雷达信号采集器2，计算机服务器3，局域网系统4和学生计算机终端5。其中雷达信号采集器2与雷达前端I连接，计算机服务器3设置在雷达信号采集器2与局域网系统4之间，局域网系统4与学生计算机终端5连接。其中雷达信号采集器2采集雷达前端I发出的信号，例如视频信号、指北信号、方位增量信号和触发脉冲信号等，并对采集的信号进行处理和存储。然后将信号传输给计算机服务器3，最后通过局域网系统4在学生计算机终端5上输出。参考图2，是根据本技术一个实施例的基于数字信号处理的雷达教学系统的雷达信号采集器2的示意图。该雷达信号采集器2包括A/D(模拟/数字)转换器21、I/0(输入/输出)接口 22、FPGA(现场可编程门阵列)23、数字信号处理器(DSP) 24、SDRAM(同步动态随机存储器)25和PCI总线26。其中视频信号可以输入A/D转换器21，触发信号、方位增量信号和指北信号可以输入I/O接口 22。A/D转换器21和I/O接口 22与FPGA23连接，FPGA 23与DSP 24连接，DSP 24与SDRAM 25和PCI总线26连接。最后通过PCI总线26与计算机服务器3连接。为使雷达图像在学生终端显示器上清晰可辩，不出现显示死区和盲区，显示器分辨率一般设置为1280*1024，雷达天线每转一周，学生终端显示器上产生4096条扫描线，每条扫描线上至少采集1024点视频。假设该系统每个方位在距离上采集4096 (4x1024)点雷达视频，每点视频按8bit进行量化，则一幅雷达图像的数据量为4096x4096x8bit = 16MB，因此系统至少需有16MB的存储空间。航海雷达的脉冲重复周期随量程改变，一般为500 4000Hz,脉冲重复周期0. 25 2ms,以最长周期2ms计算,在一个脉冲重复周期内必须完成4096x8bit ^ 4KB的数据处理和传输，其传输速度至少为4KB/2ms = 2MB/s。如雷达天线转数为每分钟20转，则天线扫描一周需3s，需对9个方位的视频进行积累，为保证雷达图像显示的实时性，需要有至少9x4096x8bit 30KB的数据缓存空间。根据以上计算看出，雷达天线扫描一周，需要雷达信号采集电路不仅要完成16MB数据的处理和传输，还需要有至少30KB的数据缓存空间。如此大的数据处理量和传输速率，必须需要高速处理器件才能完成，因此雷达信号采集模块在设计时，采用高速A/D转换模块+现场可编程门阵列(FPGA) +数字信号处理器(DSP)+SDRAM+PCI总线的硬件结构。A/D转换器负责雷达模拟视频到数字视频的转换，并进行杂波的滤波处理。现场可编程门阵列(FPGA)逻辑运算和数据处理能力较好，采集雷达图像相当如处理海量数据，且要求实时性好、处理速度快，正适合现场可编程门阵列(FPGA)来加以实现。高速数字信号处理器DSP是系统的核心部分，主要完成雷达图像信息的处理及传输控制。PCI总线是一种先进的高性能32位/64位地址数据复用局部总线，总线时钟频率为33MHz，可以有效解决数据的实时传输，方便进行数据的实时处理。SDRAM具有容量大、成本低、速度快的优点，对于连续地址存储空间的访问效率非常高，高性能DSP都提供了 SDRAM控制器，实现了 DSP对雷达信号等海量数据的高效管理。当触发脉冲到来时，A/D转换器把信号转换电路送来的模拟视频信号转换成数字视频信号，并送给可编程门阵列(FPGA);现场可编程门阵列(FPGA)对送来的信号进行格式化处理、抑制信号中的杂波和进行时序控制，将处理后的雷达数据存入现场可编程门阵列(FPGA)的双口 RAM中，并将指北和方位增量信号合成方位信号，同时产生地址和中断信号；数据信号处理芯片DSP收到现场可编程门阵列(FPGA)传来的中断信号后，从现场可编程门阵列(FPGA)的双口 RAM中读取进行数据、压缩数据并把处理后雷达视频数据存储在外挂的SDRAM中，形成目标信息文件和显示视频文件，并产生中断信号，计算机服务器响应DSP中断信号，通过PCI总线直接访问DSP的存储空间，读取目标报告文件，显示雷达图像并通过局域网把雷达图像传输给学生终端。由于雷达教学系统对图像传输的实时性要求较高，如果计算机服务器机读取下一帧雷达图像数据之前，数据信号处理芯片(DSP)还没有处理好这一帧雷达图像数据，很明 显图像传输就要出现错误。采用乒乓(ping-pon本文档来自技高网...

【技术保护点】
一种基于数字信号处理的雷达教学系统，其特征在于，所述雷达教学系统包括雷达前端、雷达信号采集器、计算机服务器、局域网系统和学生计算机终端，所述雷达信号采集器与所述雷达前端连接，所述计算机服务器设置在所述雷达信号采集器与所述局域网系统之间，所述局域网系统与学生计算机终端连接。

【技术特征摘要】

【专利技术属性】
技术研发人员：龚少军，谷溪，
申请(专利权)人：南通航运职业技术学院，
类型：实用新型
国别省市：