用于测试和校准磁场感测器件的方法和结构技术

一种在电路（101）中包括至少一个磁致电阻感测元件（100）的感测磁场的方法，该方法包括：提供（702）第一多个电流到与磁致电阻感测元件（100）相邻地设置的稳定线（116）；施加（704）第二多个电流至与磁隧道结（100）相邻设置的自测试线（120），第一多个电流中的每一个在第二多个电流中的每一个期间提供。由该磁隧道结感测元件（100）响应于第一多个电流的提供（702）和第二多个电流的施加（704）所感测的值被采样（706），从所采样的值确定（708）磁隧道结传感器（100）的灵敏度以及电和磁偏差。还可以确定偏差的温度系数。

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术总体上涉及一种磁场感测器件，更特别地，涉及一种提供芯片上(on-chip)测试和校准的隧道结磁场传感器。
技术介绍
传感器广泛用于现代系统中以测量或检测诸如方向、位置、运动、力、加速度、温度、以及压力的物理参数。虽然存在用于测量这些和其它参数的多种不同的传感器类型，但是它们都受到多种限制。例如，不昂贵的低磁场传感器，诸如用于电子罗盘和其它类似的磁感测应用中的那些，通常包括基于各向异性磁致电阻(AMR)的器件。为了达到所需的灵敏 度和与CMOS良好协调的适当电阻，这种传感器的芯片面积通常在平方毫米尺寸的级别。此夕卜，通常需要约500mA的来自大体积线圈的大的设置-重置脉冲。对于移动应用，这种AMR传感器配置在费用、电路面积和功耗方面是耗费的。其它类型的传感器，诸如磁隧道结(MJT)传感器、巨磁致电阻(GMR)传感器和霍尔效应传感器，已经用于提供更小外形的传感器，但是这种传感器具有它们自己的问题，诸如不适当的灵敏度和它们的磁场响应的温度依赖性。为了解决这些问题，MJT、GRM和ARM传感器已经用在惠斯通桥结构中以提高灵敏度并减小依赖温度的电阻改变。就在近来，通过与用于放大局部磁场的厚NiFe聚磁体稱合的高灵敏度Si基传感器的开发,霍尔效应传感器已在此类应用中变得有竞争力。这些霍尔效应器件为了最佳温度响应而典型地使用电流自旋技术，导致与各种抽头点功能性之间的复用相关联的电路比期望更大的CMOS占用面积。为了最小化传感器尺寸和成本，MTJ元件是优选的。作为制造工艺变化的结果，基于惠斯通桥的低磁场传感器可显示出小但仍可变的残余偏差(residual offset)。温度偏移、机械应力和器件老化可导致该偏差的小的变化。此外，常规磁传感器具有通过诸如感测层厚度、形状和磁通聚集器几何构型之类的因素而建立在器件中的灵敏度。因此，制造工艺的小变化可以产生传感器参数的变化，并因此产生测试和校准磁传感器以获得最佳性能的需要。随着磁传感器尺寸变得更小，封装和测试成本开始主导最终产品成本。对于最小化制造成本的磁场感测方案，必须更多地注意测试时间和复杂性的最小化。此外，由于封装和最终测试更多地由远处位置的承包方(contractor)用批量并行测试系统进行，所以用于施加外磁场以测试传感器特性的专用测试装置的大的开发和安装成本变得令人望而却步。另一个问题在于，在生产车间磁环境可能不被完全控制。因此，需要提供一种不昂贵的低磁场传感器和方法，其提供芯片上测试和校准。此夕卜，结合附图以及本
技术介绍
，本专利技术的其他期望特征和特性将从下面对专利技术的详细描述以及所附权利要求书变得显然。
技术实现思路
磁场传感器包括第一和第二电流传输线、稳定线、位于第一和第二电流传输线之间并邻近稳定线的第一磁隧道结感测元件、以及邻近第一磁隧道结感测元件定位的磁场生成线。一种感测磁场的方法，包括在集成电路中的至少一个磁隧道结感测元件,该方法包括施加第一多个电流至邻近磁隧道结设置的稳定线，施加第二多个电流至邻近磁隧道结设置的自测试线，第一多个电流中的每一个在第二多个电流中的每一个期间供应，对磁隧道结感测元件响应于第一和第二多个电流的供应所检测的值进行采样，以及从采样值确定磁隧道结传感器的灵敏度、磁偏差和电偏差。附图说明下面将结合附图对本专利技术进行描述，附图中相似的附图标记表示相似的元件，且图I是根据第一示范性实施例的磁隧道结器件的横截面图；图2是根据第二示范性实施例的磁隧道结器件的横截面图； 图3是包括四个图I和图2的磁隧道结器件的惠斯通桥的示意图；图4是在图I或图2的示范性实施例中对于两个不同的稳定磁场磁隧道结输出与自测试磁场的曲线图；图5是具有形成为扁平线圈的自测试线的图I或图2的示范性实施例的俯视示意图；图6是具有并联成组的自测试线的图I或图2的示范性实施例的俯视示意图；图7是与磁隧道结相关的自测试线的俯视示意图；图8是根据示范性实施例确定磁隧道结器件的灵敏度因子及电偏差的第一方法的流程图；以及图9是根据示范性实施例确定磁隧道结器件的灵敏度因子及电偏差的第二方法的流程图。具体实施例方式下面对本专利技术的详细描述本质上仅是示范性的，并不是想要限制本专利技术或本专利技术的应用和使用。此外，无意被前面的
技术介绍
或后面的具体实施方式中给出的理论所束缚。小占用面积的磁传感器典型地布局成惠斯通桥构造，其中对于桥必须维持电路元件的电阻之间的精确平衡以产生在零磁场中的最小响应。任何制造工艺给出的非零响应(桥偏差)必须被校准或抵消以产生无误差信号。这些偏差可随部件的寿命、响应于温度变化、机械应力或其它效应而偏移。在I. 0至5. 0mV/V/0e的典型磁场响应的罗盘应用中，维持小于一度的精度意味着小于10 U V的偏差的偏移必须被去除或误差信号校准消除。该校准如这里描述的那样通过包含在上金属层中布线的额外自测试线来实现，该上金属层也用作铜焊盘的铝端子。以此方式，以最小或无附加制造成本地将额外功能添加到传感器。虽然线电阻对最终测试的实施不是至关紧要的，但是在最终便携应用中提供自测试模式的能力要求电阻足够低，从而电源电压可以提供充足的电流以产生自测试场。由于提供电流的特定用途集成电路(ASIC)将需要从电压Vdd获取电压，所以对低功耗的额外期望产生了对尽可能最低的源电流的需求。自测试路线采用的电流路径可以用串联或并联连接在一起的各种宽度的各种片段来布线。这不改变每个个体感测元件上流过的总电流，但影响必须获取的总电流。由于自测试线的低电源电流被作为目标，所以应注意产生串联布线的最大数量的线，电源电压将为其提供充足的自测试场。对于2. O y m的线宽(足以覆盖测试的传感器)，有源传感器之上经过的所有线可以串联布线，可以在Vdd = 2. OV和6. 5mA施加8. OOe的自测试场。参照图1，示范性磁场感测器件101包括磁隧道器件100，磁隧道器件100形成在电介质材料118中且包括由隧穿势垒106分隔开的铁磁感测层102和固定铁磁区域104。感测层102通过通路110耦接至第一导电线108，固定区域104通过通路114耦接至第二导电线112。稳定线(电流传输线)116位于磁隧道器件100的相反两侧在传感器层102和固定区域104 二者附近。电流115的方向由“X” 115表示为进入页面，且由“点” 113表示为从页面出来，但是方向可以反过来。尽管根据优选实施例，稳定线116示为在感测层102和固定区域104 二者附近，但是应理解，它可以仅位于磁隧道器件100 —侧在感测层102或固定区域104附近。 固定磁区域104在本领域是公知的，通常包括设置在隧穿势垒和反铁磁耦合间隔层(未示出)之间的固定层(未示出)。反铁磁耦合间隔层由任何合适的非磁材料形成，例如元素Ru、0s、Re、Cr、Rh、Cu或它们的组合中的至少一种。被钉扎层(未示出)设置在反铁磁耦合间隔层和可选的钉扎层之间。感测层102和固定层可由任何合适的铁磁材料(诸如元素Ni,Fe,Co,B或它们的合金中的至少一种)以及所谓的半金属铁磁体(诸如NiMnSb、PtMnSb、Fe3O4或CrO2)形成。隧穿势鱼106可以是绝缘体材料,诸如A10x、Mg0x、RuOx、HfOx、ZrOx、TiOx、或这些元素的氮化物和氧氮化物。铁磁固本文档来自技高网...

【技术保护点】

【技术特征摘要】
【国外来华专利技术】...

【专利技术属性】
技术研发人员：P·马瑟，
申请(专利权)人：艾沃思宾技术公司，
类型：发明
国别省市：