耗尽型VDMOS及其制造方法技术

本发明专利技术公开了提供一种耗尽型VDMOS及其制造方法，其中耗尽型VDMOS包括：一第一掺杂类型的掺杂衬底；形成于所述衬底一面上的第一掺杂类型的外延层；形成于所述外延层内的至少两个第二掺杂类型的深阱；以及形成于每个所述深阱两侧的两个第一掺杂类型的离子注入沟道区，其中，所述沟道区相互分开。本发明专利技术所提供的耗尽型VDMOS的沟道区是通过采用掩膜层的离子注入形成，因其精确的沟道区的结构以及高质量的栅极氧化层都能够保证更高的性能。

【技术实现步骤摘要】

本专利技术属于半导体制造
，特别涉及一种耗尽型VDMOS及其制造方法。
技术介绍
垂直双扩散金属-氧化物半导体晶体管(vertical double-diffusion MOS,VDMOS),因其兼有双极晶体管和普通MOS器件的优点，无论开关应用还是线性应用，VDMOS都是理想的功率器件。VDMOS主要用于电机调速、逆变器、不间断电源、电子开关、高保真音 响、汽车电器和电子镇流器等。VDMOS分为增强型VDMOS和耗尽型VDMOS。对于耗尽型VDM0S，因为在源漏极的氧化层内掺入了大量离子，即使在栅压VGS=O时，在氧化层的掺杂离子的作用下，衬底表层中会感应出与衬底掺杂类型相反多数载流子形成反型层，即源-漏之间存在沟道区，只要在源-漏间加正向电压，就能产生漏极电流；当加上栅压VGS时，会使多数载流子流出沟道区，反型层变窄沟道区电阻变大，当栅压VGS增大到一定值时，反型层消失，沟道区被夹断(耗尽)，耗尽型VDMOS会关断。以N沟耗尽型VDMOS为例，在栅压VGS=O时，漏源之间的沟道区已经存在，所以只要在源漏极之间加上电压VDS，源漏极就有电流ID流通。如果增加栅压VGS，栅极与衬底之间的电场将使沟道区中感应更多的电子，沟道区变厚，沟道区的电导增大。如果在栅极加负电压，即栅压VGS < 0，就会在对应的器件表面感应出正电荷，这些正电荷抵消N沟道区中的电子，从而在衬底表面产生一个耗尽层，使沟道区变窄，沟道区电导减小。当负栅压增大到某一电压Vp时，耗尽区扩展到整个沟道区，沟道区完全被夹断(耗尽)，这时即使VDS仍存在，也不会产生漏极电流，即ID=0。VP称为夹断电压或阈值电压。传统技术在制造耗尽型VDMOS时，预先在栅极氧化层中掺入大量的正离子，当VGS=O时，这些正离子产生的电场能在P型衬底中“感应”出足够的电子，或者透过栅氧化层注入磷离子形成N型沟道区。即在传统技术中，耗尽型VDMOS的沟道区通过栅极氧化层中的掺杂离子感应形成的方法，沟道区的结构、位置和深度都是取决于栅极氧化层中的离子掺杂情况，并不容易确定，通过栅氧化层注入磷离子的方法，其注入区域不单单是沟道区，其它区域也会有磷离子注入，会对器件的耐压、漏电流等产生负面影响，同时栅氧化层质量也会由于离子注入受到影响。众所周知，耗尽型VDMOS沟道区的宽长比会影响沟道区的跨导，从而会影响耗尽型VDMOS的饱和电流、漏电流以及夹断电压等许多重要参数。而传统的耗尽型VDMOS的制造方法因为其对沟道区的位置以及沟道区的深度控制不够准确，同时对氧化层的离子注入也会对其他区域(例如源极区域和漏极区域)造成不利影响，从而无法制造出高品质的耗尽型VDMOS0因此如何精确控制沟道区的结构、位置和深度在耗尽型VDMOS的制造过程中已经成为一个急需解决的问题了。
技术实现思路
本专利技术提供一种耗尽型VDMOS及其制造方法，以达到能够准确控制沟道区的结构、位置以及沟道区深度的目的。为解决上述技术问题，本专利技术提供一种耗尽型VDM0S，包括一第一掺杂类型的掺杂衬底；形成于所述衬底一面上的第一掺杂类型的外延层；形成于所述外延层内的至少两个第二掺杂类型的深阱；以及形成于每个所述深阱两侧的两个第一掺杂类型的离子注入沟道区，其中，所述沟道区的长度范围为I U m 3 y m，所述沟道区相互分开。可选的，相邻的两个所述深阱之间的距离范围为Ium 4iim。 可选的，形成所述沟道区的注入离子仅存在于所述沟道区内。可选的，所述耗尽型VDMOS还包括形成于所述深阱内并与所述沟道区连接的两个源区；形成于所述栅极结构两侧的部分源区上和栅极结构上的介质层；形成于所述深阱、两个源区和介质层上的源极；以及形成于所述衬底另一面漏极。可选的，所述耗尽型VDMOS还包括形成于所述源极两侧的外延层上的至少一个分压环。可选的，所述源区的掺杂类型为第一掺杂类型，掺杂浓度高于所述沟道区的掺杂浓度。可选的，所述源极和漏极的材料为铝、铜、金、银的一种或者其中几种的合金。相应的，还提供一种耗尽型VDMOS的制造方法，包括提供一第一掺杂类型的掺杂衬底；在所述衬底的一面上形成第一掺杂类型的外延层；在所述外延层上形成第一掩膜层；以所述第一掩膜层为掩膜进行第一次离子注入，在所述外延层内形成至少两个第二掺杂类型的深阱；去除第一掩膜层；进行第一次退火；在所述外延层和深阱上形成第二掩膜层，所述第二掩膜层暴露出每个深阱的两侧区域；以及以所述第二掩膜层为掩膜进行第二次离子注入，在每个所述第二掺杂类型深阱两侧区域形成两个第一掺杂类型的离子注入沟道区。可选的，所述沟道区的长度范围为可选的，相邻的两个所述深阱之间的距离范围为I m m。可选的，在所述沟道区形成步骤后还包括去除第二掩膜层；在所述每个深阱上和外延上形成氧化层和多晶硅层；刻蚀去除部分氧化层和多晶硅层，形成完全覆盖相邻两深阱间的外延层及所述外延层两侧的沟道区的栅极结构；形成覆盖在每个深阱上方的第三掩膜层，所述第三掩膜层暴露出每个深阱两侧的部分区域；以所述第三掩膜层为掩膜，对所述每个深阱两侧的部分区域进行第三次离子注入，在每个深阱内形成与所述深阱的两个沟道区分别连接的两个源区；在所述深阱、源区和栅极结构上沉积形成介质层；刻蚀去除部分介质层，暴露出每个深阱的部分源区表面以及每个深阱的两个源区之间的深阱表面；在所述暴露出的部分源区表面和深阱表面以及介质层表面形成源极；对所述衬底另一面进行减薄；以及在所述衬底另一面形成漏极。·可选的，在所述外延层形成之后深阱形成之前还包括在所述外延层的周边区域形成图形化的掩膜；以所述图形化的掩膜为掩膜对所述外延层进行第四次离子注入，形成所述外延层的周边区域上形成至少一个分压环。可选的，所述第三次离子注入的能量范围为IOOKev 200Kev，注入剂量为I.OE15/cm2 I. 0E16/cm2 ;所述第二次离子注入的能量范围为80Kev 200Kev，注入剂量为 I. OE12/cm2 I. OE13/cm2 o可选的，所述第一次离子注入的能量范围为40Kev 200Kev，注入剂量为I. 0E13/cm2 I. 0E14/cm2。可选的，所述第一次退火的温度范围为1100°C 1200°C，所述第一次退火的时间范围为60min 180min。可选的，在完成第三次离子注入步骤后还包括进行第二次退火。可选的，所述第二次退火的温度范围为800°C 1000°C，所述第二次退火的时间范围为30min 80min。在本专利技术中的耗尽型VDMOS结构中，其沟道区是通过使用掩膜层进行离子注入形成的，并非传统技术中的通过掺杂的栅极氧化层感应或通过栅氧化层注入离子生成沟道区。通过使用掩膜层进行离子注入生成的沟道区，可以通过掩膜层精确控制沟道区的位置和结构，通过调整离子注入的条件以精确控制沟道区深度以及掺杂浓度等参数。而且，本专利技术中形成沟道的离子注入区域仅存在于沟道区，而对栅极氧化层不存在离子注入，因此栅极氧化层的耐压能力会显著提升，同时也不存在现有技术中离子注入引起的漏电流等问题，同时，因为不需要对栅极氧化层进行离子注入，栅极氧化层的质量也得到了保证。精确的沟道区的结构以及高质量的栅极氧化层都能够保证高性能的耗尽型VDM0S。附图说明图I-图12为本专利技术实施本文档来自技高网...

【技术保护点】
一种耗尽型VDMOS，其特征在于，包括：一第一掺杂类型的掺杂衬底；形成于所述衬底一面上的第一掺杂类型的外延层；形成于所述外延层内的至少两个第二掺杂类型的深阱；以及形成于每个所述深阱两侧的两个第一掺杂类型的离子注入沟道区，其中，所述沟道区的长度范围为1μm～3μm，所述沟道区相互分开。

【技术特征摘要】
1.一种耗尽型VDMOS，其特征在于，包括 一第一掺杂类型的掺杂衬底； 形成于所述衬底一面上的第一掺杂类型的外延层； 形成于所述外延层内的至少两个第二掺杂类型的深阱；以及 形成于每个所述深阱两侧的两个第一掺杂类型的离子注入沟道区，其中，所述沟道区的长度范围为I y m 3 ii m,所述沟道区相互分开。2.如权利要求I所述的耗尽型VDM0S，其特征在于，相邻的两个所述深阱之间的距离范1 Iym 4ym。3.如权利要求I所述的耗尽型VDM0S，其特征在于，形成所述沟道区的注入离子仅存在于所述沟道区内。4.如权利要求I所述的耗尽型VDM0S，其特征在于，所述耗尽型VDMOS还包括 形成于所述深阱内并与所述沟道区连接的两个源区； 形成于所述栅极结构两侧的部分源区上和栅极结构上的介质层； 形成于所述深阱、两个源区和介质层上的源极；以及 形成于所述衬底另一面漏扱。5.如权利要求4所述的耗尽型VDM0S，其特征在于，所述耗尽型VDMOS还包括形成于所述源极两侧的外延层上的至少ー个分压环。6.如权利要求4所述的耗尽型VDM0S，其特征在于，所述源区的掺杂类型为第一掺杂类型，掺杂浓度高于所述沟道区的掺杂浓度。7.如权利要求4所述的耗尽型VDM0S，其特征在于，所述源极和漏极的材料为铝、铜、金、银的ー种或者其中几种的合金。8.一种耗尽型VDMOS的制造方法，其特征在于，包括 提供一第一掺杂类型的掺杂衬底； 在所述衬底的一面上形成第一掺杂类型的外延层； 在所述外延层上形成第一掩膜层； 以所述第一掩膜层为掩膜进行第一次离子注入，在所述外延层内形成至少两个第二掺杂类型的深阱； 去除第一掩膜层； 进行第一次退火； 在所述外延层和深阱上形成第二掩膜层，所述第二掩膜层暴露出每个深阱的两侧区域；以及 以所述第二掩膜层为掩膜进行第二次离子注入，在每个所述第二掺杂类型深阱两侧区域形成两个第一掺杂类型的离子注入沟道区。9.如权利要求8所述的耗尽型VDMOS的制造方法，其特征在于，所述沟道区的长度范围为 liim 3iim010.如权利要求8所述的耗尽型VDMOS的制造方法，其特征在于，相邻的两个所述深阱之间的距离范围为I y m m。11.如权利要求8所述的耗尽型V...

【专利技术属性】
技术研发人员：赵金波，王维建，曹俊，
申请(专利权)人：杭州士兰集成电路有限公司，
类型：发明
国别省市：