整合式高速测试模块制造技术

一种整合式高速测试模块，以一电路基板接收测试机台所提供的第一测试讯号，经传输至一探针组的第一探针以点触待测晶粒中一般中、低频段运作的电子组件；以及，以一高速基板沿电路基板的上表面由外至内延伸布设，并穿设该电路基板后沿电路基板的下表面延伸至该探针组边缘，与第二探针电性连接探以点触待测晶粒中高频段运作的高速电子组件，由此可对集成电路晶圆待测晶粒的所有不同操作频段的电子组件同步进行完整的电性测试。

【技术实现步骤摘要】

本专利技术是关于高速测试的测试装置，特别是指一种兼具高、低频讯号传输功能的整合式高速测试模块。
技术介绍
随着科技化电子产品渐趋高速运作的需求下，电子产品内部的集成电路组件在晶圆测试时，测试探针卡除了需顾及电子组件测试焊垫之间的间距，使探针卡的探针在点触测试焊垫时能精确对准，尚须顾虑电子组件的高速运作需求，针对个别电子组件的测试特性而于探针卡电路板上设计有能配合其操作条件的高速测试电路，提供集成电路晶圆达成完整的测试工程，藉以确保产品的使用质量。然而探针卡制造商普遍可快速量产制作的测试公板是为于电路板上具有固定位 置的测试接点，需再通过跳线结构作为测试机台与探针间的讯号传输路径，仅适于一般中、低频段的讯号传输测试用；除非所有传输结构完全针对特定的高频测试条件而设计，包括顾及高频测试中特定的讯号传输阻抗或特定的传输路径等条件，否则以测试公板组装的探针卡无法提供为混合有一般中、低频段及高频测试需求的制程技术组件所用。纵使以专线布设的专板设计所提供的探针卡，对于集成电路为相同频率操作甚至相同运作条件的不同晶圆制程产品，只要制程电子组件的电路布局有所更改，使高速电子组件中各讯号的相对传输路径有所变更或与一般中、低频段的讯号传输路径有相对变更，探针卡制造商仍须重新设计制作与其电路布局相对应的专板测试的探针卡；为此探针卡制造业者皆须耗费相当的工时及制作成本，尤其当制程集成电路越复杂且待测试电路越繁多时，相对的专板制作则需花费更多的工时及成本。纵使有如台湾专利公告第1266882提出的一种以适于传输高频讯号的挠性导线构成的探测系统，然，该探测系统于电路板上配置额外的位置设置挠性导线以接收高频讯号，需将测试机台的测试头所提供高频讯号及般频段的测试讯号分开于不同的讯号接收位置，无异影响一般频段测试讯号的电路布设，需牺牲高频传输路径所占去的电路空间。且将挠性导线自电路板边缘延伸至具有高密度排列的探针结构中，对于有特定弹性需求的微小探针结构而言，将挠性导线直接插入高密度探针之间无异直接造成对探针弹性延展方向的阻力；致使待测晶粒在所有探针同时点触至不同组件的测试焊垫时，所受到的弹性接触力以及对探针的反作用力亦完全不同，经一段时间使用过后势必影响不同探针的弹性回复力，造成探针针尖的测试平面不平齐而使局部测试焊垫受力过大或电性接触不良，致使降低集成电路晶圆电性测试的可靠度。再者，一旦每一待测晶粒有更多数不同条件的高频组件时，测试机台需以更多测试头输出不同条件的高频讯号，则上述探测系统需于电路板边缘以更多数的挠性导线接收所不同位置的测试头所提供的高频讯号；不但更多的挠性导线完全插入高密度探针之间，对所有探针的弹性延展方向造成更大的阻力，且只要操作过程稍有碰触任何一挠性导线，将致使所有探针完全错位甚至损毁，需对探针卡重新维修而无法进行电性测试。因此探针卡制造业者在面临晶圆厂下单订制探针卡时，如何能以最短的交期，降低制造成本，并兼顾高质量的测试线路传输结构，以供集成电路晶圆进行高可靠度的电测工程，实为现今探针卡制造者所面临的一大考验。
技术实现思路
因此，本专利技术的主要目的乃在于提供一种整合式高速测试模块，可对集成电路晶圆的所有不同操作频段的待测组件同步进行完整的电性测试。为达成前揭目的，本专利技术所提供一种整合式高速测试模块，用以传输测试机台所提供不同频率的第一及第二测试讯号，以对待测集成电路组件进行电性测试，所述整合式高速测试模块包括有 —电路基板，其具有分别位于内、外圈的一探针区及一测试区，并具有相对的一上表面及一下表面，该上表面于该测试区布设有多数第一测试接点，该下表面于该探针区布设有多数第一探针接点，该第一测试接点用以传递上述测试机台的第一测试讯号或接地电位并与该第一探针接点电性导通；一高速基板，其是沿该电路基板的上表面自该测试区延伸布设至该探针区且穿设该电路基板沿该下表面朝该电路基板的中央延伸，该高速基板布设有一接点层、一接地层以及多数讯号线，该接点层于对应该电路基板的上表面设有多数第二测试接点，至少一该第二测试接点位于该电路基板的第一测试接点上，该接地层电性连接上述测试机台的接地电位，各该讯号线分别电性连接各该第二测试接点用以传递上述测试机台的第二测试讯号；以及，一探针组，设有一固定座以及固定于该固定座的至少一接地探针、多数第一及第二探针，该固定座设有一金属片电性连接该至少一接地探针，各该第一探针电性连接该电路基板的第一探针接点，各该第二探针具有一金属针以及与该金属针邻接且电性绝缘的接地金属，该金属针电性连接该高速基板的讯号线，该接地金属电性连接该高速基板的接地层以及该固定座的金属片。附图说明图I是本专利技术所提供第一较佳实施例的顶视示意图；图2是上述第一较佳实施例的局部底视示意图；图3是上述第一较佳实施例的结构示意图；图4是上述第一较佳实施例的局部顶视不意图,表不高速基板设于电路基板上表面的结构示意图；图5A、图5B是分别为上述图4的5A-5A联机及5B-5B联机的剖视示意图；图6是本专利技术所提供高速基板与电路基板的多种固接方式，表示高速基板于侧边使接地层与电路基板的第一测试接点的连接导通方式；图7A、图7B是分别为上述图6的7A-7A联机及7B-7B联机剖视示意图；图8是本专利技术所提供探针组的另一第二探针与高速基板导通的传输结构示意图；图9是上述图8的局部底视不意图；图10A、图IOB是分别为上述图2所示第二探针于探针组内部的交错及层迭配置结构；图11A、图IlB是分别为上述图8所示另一第二探针于探针组内部的交错及层迭配置结构；图12是本专利技术所提供第二较佳实施例的结构示意图；图13是上述第二较佳实施例的局部剖视示意图，表示高速基板设于电路基板上表面的结构不意图；图14是本专利技术所提供第三较佳实施例的结构示意图；图15是本专利技术所提供第四较佳实施例的结构示意图。 图17是本专利技术所提供第六实施例的结构示意图。具体实施例方式以下，兹配合图示列举若干较佳实施例，用以对本专利技术的结构、制作与功效作详细说明。然而，本专利技术各实施例仅用于说明以特定结构及制作方法使用本专利技术，并非用以局限本专利技术的范围；图式中，各组件的形状或大小仅为方便标示之用，并非用以局限本专利技术的结构。请参阅如图I至图3所示本专利技术所提供第一较佳实施例的一整合式高速测试模块1，适用于对同时具有于一般中、低频段运作的电子组件及以更高频段运作的高速电子组件进行集成电路晶圆级测试，因此测试机台可将接地电位以及较低测试频率的第一测试讯号及较高测试频率的第二测试讯号通过测试模块I传输至集成电路晶圆的待测晶粒以进行电性测试，更详述之，第二测试讯号具有符合高频讯号的传输结构，因而各该第二测试讯号的传输路径需伴随接地电位，以维持讯号特性阻抗的传输；该测试模块I包括有一电路基板10、一高速基板30以及一探针组50，其中请配合图I至图3参照，电路基板10可区分为位于外、内圈的一测试区102及一探针区104,并具有相对的一上表面106及一下表面108,该上表面106于该测试区102布设有多数第一测试接点12，该下表面108于该探针区104布设有多数第一探针接点14，该第一测试接点12用以传递上述测试机台的第一测试讯号或接地电位，并通过多数外部跳线结构或内部走线的第一讯号线16与该第一探针接点14电性导通本文档来自技高网...

【技术保护点】
一种整合式高速测试模块，其特征在于，用以传输测试机台所提供的接地电位及不同频率的第一、第二测试讯号，以对待测集成电路组件进行电性测试，所述整合式高速测试模块包括有：一电路基板，其具有分别位于内、外圈的一探针区及一测试区，并具有相对的一上表面及一下表面，该上表面于该测试区布设有多数第一测试接点，该下表面于该探针区布设有多数第一探针接点，该第一测试接点用以传递上述测试机台的第一测试讯号或接地电位并与该第一探针接点电性导通；一高速基板，其沿该电路基板的上表面自该测试区延伸布设至该探针区且穿设该电路基板沿该下表面朝该电路基板的中央延伸，该高速基板布设有一接点层、一接地层以及多数讯号线，该接点层于对应该电路基板的上表面设有多数第二测试接点，至少一该第二测试接点位于该电路基板的第一测试接点上，该接地层电性连接上述测试机台的接地电位，各该讯号线分别电性连接各该第二测试接点用以传递上述测试机台的第二测试讯号；以及，一探针组，设有一固定座以及固定于该固定座的至少一接地探针、多数第一及第二探针，各该第一探针电性连接该电路基板的第一探针接点，该第二探针电性连接该高速基板的讯号线，该接地探针电性连接该高速基板的接地层。...

【技术特征摘要】
...

【专利技术属性】
技术研发人员：王淳吉，张嘉泰，郑雅允，
申请(专利权)人：旺矽科技股份有限公司，
类型：发明
国别省市：