电阻式存储器及处理电阻式存储器的方法技术

本文中描述电阻式存储器及处理电阻式存储器的方法。处理电阻式存储器的一个或一个以上方法实施例包含：在层间电介质中的开口中保形地形成单元材料，使得在所述单元材料中形成接缝；通过对所述接缝进行改性来形成导电通路；及在所述单元材料及所述接缝上形成电极。

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术一般来说涉及半导体存储器装置以及方法及系统，且更特定来说，涉及。
技术介绍
通常提供存储器装置作为计算机或其它电子装置中的内部半导体集成电路。存在许多不同类型的存储器，包含随机存取存储器(RAM)、只读存储器(ROM)、动态随机存取存储器(DRAM)、同步动态随机存取存储器(SDRAM)、快闪存储器及电阻式(例如电阻可变)存储器以及其它存储器。电阻式存储器的类型包含可编程导体存储器、相变随机存取存储器 (PCRAM)及电阻式随机存取存储器(RRAM)以及其它电阻式存储器。存储器装置用作需要高存储器密度、高可靠性及低功率消耗的宽广范围的电子应用的非易失性存储器。非易失性存储器可用于例如个人计算机、便携式存储器棒、固态驱动器(SSD)、数码相机、蜂窝式电话、例如MP3播放器的便携式音乐播放器、电影播放器及其它电子装置中。存储器装置可包含布置成矩阵(例如，阵列)的若干个存储器単元。举例来说，存储器单元的存取装置(例如ニ极管、场效应晶体管(FET)或双极结晶体管(BJT))可耦合到形成阵列的“行”的存取线，例如字线。每一存储器单元的存储器元件可耦合到阵列的“列”中的数据线，例如位线。以此方式，可经由行解码器通过选择耦合到一行存储器単元的栅极的字线激活所述行存储器单元来存取存储器单元的存取装置。可通过取决干与特定存储器単元的经编程状态相关联的电阻而致使不同电流在存储器元件中流动来确定(例如，感测)一行选定存储器单元的经编程状态。可将存储器单元编程(例如，写入)为所要状态。也就是说，可针对存储器单元设定若干个经编程状态(例如，电阻电平)中的一者。举例来说，单电平単元(SLC)可表示两个逻辑状态中的一者，例如，I或O。电阻式存储器単元也可编程为两个以上经编程状态中的一者以便表示两个以上ニ进制数字，例如，1111、0111、0011、1011、1001、0001、0101、1101、1100、0100、0000、1000、1010、0010、0110或1110。此些单元可称作多状态存储器单元、多数字单元或多电平单元(MLC)。例如RRAM的电阻式存储器可通过改变电阻式存储器元件的电阻电平来存储数据。可通过将能量源(例如正或负电脉冲，例如正或负电压或电流脉沖)施加到特定电阻式存储器元件达预定持续时间而将数据编程到选定RRAM単元。可通过施加各种量值、极性及持续时间的电压或电流将RRAM単元编程为若干个电阻电平。用于处理(例如，制作)RRAM单元的方法可包含RRAM单元的平面制作。也就是说，RRAM单元可具有平面结构。然而，具有平面结构的RRAM单元可较大，例如，具有平面结构的RRAM单元可增加RRAM装置的大小。此外，具有平面结构的RRAM单元可能不一致或错误地操作，例如，具有平面结构的RRAM単元的经感测电阻电平可不同于所述単元所编程到的电阻电平。
技术实现思路
附图说明图IA到IG图解说明与根据本专利技术的若干个实施例形成电阻式存储器単元相关联的エ艺步骤。图2图解说明根据本专利技术的若干个实施例的电阻式存储器的功能框图。具体实施例方式本文中描述。处理电阻式存储器的ー个或ー个以上方法实施例包含在层间电介质中的开口中保形地形成単元材料，使得在所述単元材料中形成接缝；通过对所述接缝进行改性来形成导电通路；及在所述单元材料及所述接缝上形成电极。 根据本专利技术的若干个实施例处理电阻式存储器(例如，电阻式存储器単元)可减小电阻式存储器単元及/或与所述电阻式存储器単元相关联的存储器装置的大小。根据本专利技术的若干个实施例处理电阻式存储器还可增加所述电阻式存储器的一致性及可靠性。举例来说，根据本专利技术的若干个实施例处理电阻式存储器可減少与电阻式存储器相关联的错误数据读取的数目。在本专利技术的以下详细描述中，參考形成本专利技术的一部分且其中以图解说明的方式展示可如何实践本专利技术的若干个实施例的随附图式。充分详细地描述这些实施例以使所属领域的技术人员能够实践本专利技术的若干个实施例，且应理解，可利用其它实施例且可在不背离本专利技术的范围的前提下作出エ艺、电或机械改变。将了解，可添加、更换及/或消除本文中的各种实施例中所展示的元件以便提供本专利技术的若干个额外实施例。另外，将了解，各图中所提供的元件的比例及相对标度既定图解说明本专利技术的实施例且不应视为具限制意义。本文中所使用，“若干个”某物可指代ー个或ー个以上此类事物。举例来说，若干个存储器装置可指代ー个或ー个以上存储器装置。图IA到IG图解说明与根据本专利技术的若干个实施例形成电阻式存储器単元相关联的エ艺步骤。图IA图解说明电极102上的层间电介质104的示意性横截面图，其中层间电介质104中具有开ロ 106。电极102可为(例如)钨或钼。层间电介质104可为(例如)氧化物电介质，例如ニ氧化硅(SiO2)。层间电介质104也可为(例如)氮化物电介质，例如氮化硅(Si3N4)15本专利技术的实施例并不限于特定类型的层间电介质材料或电极。如所属领域的技术人员将了解，可以若干种方式(包含化学气相沉积(CVD)或原子层沉积(ALD))在电极102上形成层间电介质104。接着可移除(例如，蚀刻及/或图案化)层间电介质104的一部分，以形成开ロ 106。如图I中所示，开ロ 106邻近于电极102。在若干个实施例中，开ロ 106可具有10纳米到30纳米的直径。举例来说，开ロ106可具有约22纳米、约25纳米或约27纳米的直径。然而，实施例并不限于开ロ 106的特定直径。图IB图解说明图IA中所示的结构在后续处理步骤之后的示意性横截面图。图IB包含形成于层间电介质104上及层间电介质104中的开ロ 106中的电阻式存储器单元材料108。在若干个实施例中，可在层间电介质104上及开ロ 106中保形地形成电阻式存储器单元材料108。可以若干种方式(包含ALD、CVD及电镀)在层间电介质104上及开ロ 106中保形地形成电阻式存储器単元材料108。此外，保形形成的方法可包含具有电阻式存储器单元材料108的处于自下而上填充或选择性模式的一部分。然而，本专利技术的实施例并不限于保形形成的特定方法。所使用的保形形成方法可取决于(例如)用于电阻式存储器单元材料108的材料。电阻式存储器単元材料108可为(例如)电阻随机存取存储器(RRAM)单元材料。RRAM 单元材料可包含(例如)GexSey、例如 Cux0y、TOX、Nb2O5, A1203、Ta2O5, TiOx, ZrOx,NixO及FexO的ニ元金属氧化物及/或可支持固相电解质行为的其它材料。其它RRAM单元材料可包含例如经掺杂或未经掺杂SrTi03、SrZrO3及BaTiO3的钙钛矿氧化物；例如Pr(1_x)CaxMnO3 (PCMO)、La (1_x) CaxMnO3 (LCMO)及 Ba (1_x) SrxTiO3 的巨磁阻材料；以及例如孟加拉玫瑰红、AlQ3Ag、Cu-TCNQ、DDQ、TAPA及基于荧光物的聚合物的聚合物材料；以及其它类型的RRAM单元材料。 在若干个实施例中，电阻式存储器単元材料108可保形地形成(例如，保形地沉积)于层间电介质104上及开ロ 106中，使得在电阻式存储器単元材料108中形成接缝(例如，图IB中所示的接缝110-1及110-2)。如图IB中所示本文档来自技高网...

【技术保护点】

【技术特征摘要】
【国外来华专利技术】...

【专利技术属性】
技术研发人员：古尔特杰·S·桑胡，约翰·A·斯迈思三世，
申请(专利权)人：美光科技公司，
类型：发明
国别省市：