靴带式电路制造技术

本发明专利技术为一种靴带式电路，靴带式电路具有输入端、反相输入端、输出端，与反相输出端的包括：第一子靴带式电路，其具有第一靴带电容、第一充电路径、第一放电路径、与第一高压提供路径；第二子靴带式电路；以及包括第三充电路径的充电路径提供电路。当靴带式电路的输入端接收高电平时，第一靴带电容根据第一充电路径与第三充电路径的开启进而充电至一电容电压，第一放电路径开启并对该靴带式电路的输出端放电；以及当靴带式电路的输入端接收低电平时，第一高压提供路径为靴带式电路的输出端提供包含高电平与电容电压的第一迭加电压。

【技术实现步骤摘要】

本专利技术是有关于一种靴带式电路，且特别是有关于一种具有至少一个充电路径和/或至少一个放电路径的靴带式电路。
技术介绍
倍压器(voltage multiplier)或双倍倍压器(voltage doubler)会将时钟信号CLK的高电平电压乘上一个倍率(迭加电压)后输出，其中靴带式电路(bootstrapcircuit)则是一种具有较大输入阻抗的倍压器设计。请参照附图说明图1A、1B，其绘示现有技术中的靴带式电路在输入端分别为高电平、低电平时的示意图。 现有技术的靴带式电路(bootstrap circuit)包含第一P型晶体管P1、第一N型晶体管NI、第二 P型晶体管P2、第一反相器INVl、第一靴带电容CBl。根据图IA可以看出，第一 P型晶体管Pl与第一 N型晶体管NI的闸极均与靴带式电路的输入端sin电连接。因此,靴带式电路的输入端sin的电压变化,将连带影响第一 P型晶体管Pl与第一 N型晶体管NI为导通状态或断路状态。与靴带式电路的输入端sin电连接的还有第一反相器INVl的输入端,而第一反相器INVl的输出端透过第一节点Si而电连接于第一靴带电容CBl的一端。第一靴带电容CBl的另一端则透过第二节点s2，而与第二 P型晶体管P2的汲极、第一 P型晶体管Pl的源极电连接。此外，第一 P型晶体管P1、第一 N型晶体管NI的汲极与第二 P型晶体管P2的的闸极共同电连接至靴带式电路的输出端sout。第二 P型晶体管P2的源极电连接于电压源Vdd。第一 N型晶体管NI的源极则电连接至接地端(Vss = GND = 0伏特)。随着在靴带式电路的输入端sin输入的时钟信号CLK改变，将连带使得靴带式电路的输出端SOUt发生改变。图IA与图IB代表相同的靴带式电路，但两者的差异为前者代表时钟信号CLK为高电平Vdd时，靴带式电路10内部的运作情形，以及后者代表当靴带式电路的输入端为0伏特时，靴带式电路10内部的运作情形。关于这两种情况下，靴带式电路内部的各个晶体管、电容、反相器与节点的详细动作，以下将搭配图IC来说明。请参见图1C，其代表图1A、1B所提供的靴带式电路的各节点，在因应时钟信号CLK改变电平时所对应的电压变化。假设在靴带式电路的输入端所输入的时钟信号CLK是以接地端(0伏特)作为低电平，以及利用Vdd作为高电平。由于时钟信号CLK经由靴带式电路的输入端sin输入至靴带式电路，使得与靴带式电路的输入端sin电连接的第一 P型晶体管Pl的闸极、第一 N型晶体管NI的闸极电压，以及第一反相器INVl的输入端也同步随着时钟信号CLK而改变。也因此，整个靴带式电路的运作方式将随着时钟信号CLK的电平改变而改变。在图IC中，第一列的波形代表靴带式电路的输入端Sin的电压变化(Vsin);第二列的波形代表靴带式电路的输出端SOUt的电压变化(Vsout);第三列的波形代表第一节点Si的电压变化；以及，第四列的波形代表第二节点S2的电压变化。假设在靴带式电路的输入端sin输入时钟信号CLK。而时钟信号CLK初始时的电压为低电平，在第一期间Tl转换为高电平，并于第二期间T2再度变换为低电平。以下分别以图1A、图IB搭配图IC的第一期间Tl、第二期间T2，说明现有技术的靴带式电路的操作。首先以图IA搭配图IC中的第一期间Tl，说明在时钟信号CLK为高电平时，靴带式电路内部各节点的电压变化。当时钟信号CLK在第一期间Tl由低电平变成高电平时，代表靴带式电路的输入端sin同样变为高电平，使得第一 N型晶体管NI因为闸极为高电平而导通，以及第一 P型晶体管Pl因为闸极为高电平而呈现断路状态。随着第一 N型晶体管NI的导通，靴带式电路的输出端sout也将透过第一N型晶体 管NI的导通而连接至接地端。因此，图IA绘式由靴带式电路的输出端sout产生电流，透过第一 N型晶体管NI而流至接地端Vss。再者，图IC也绘示出靴带式电路的输出端sout在第一期间Tl被维持在0伏特。由于第二 P型晶体管P2的闸极电连接于靴带式电路的输出端sout。连带的，第二 P型晶体管P2将因为闸极电压为0伏特而导通。藉由第二 P型晶体管P2的导通，第二P型晶体管P2的汲极电压将变为Vdd。也因此，由图IC可以看出，第二节点s2的电压在第一期间Tl将维持在Vdd。另一方面，当时钟信号CLK变成高电平时，由第一反相器INVl所输出的第一节点Si的电压也将变成低电平。因此，在图IC的第三列中，第一节点Si的电压于第一期间Tl为0伏特。根据前述说明可以得知，第一靴带电容CBl两端的电压分别为第一节点Si的0伏特，以及第二节点s2的Vdd。因此，如图IA中上方的虚线所示，将由电压源Vdd产生流过第二 P型晶体管P2与第一靴带电容CBl的电流，第一靴带电容CBl因而开始充电并累积电荷。接着再以图IB搭配图1C，说明在时钟信号CLK为低电平的第二期间T2时，靴带式电路10的各节点的电压变化情形。由于时钟信号CLK在第二期间T2转变为低电平，使得第一反相器INVl输出高电平至第一节点Si。第一靴带电容CBl因为先前在第一期间Tl充电的关系，其两端的电压差为Vdd。因此，在第二期间T2期间，第二节点s2的电压会因为第一节点Si的电压由0伏特上升至Vdd的缘故，而同步提升其电平至2*Vdd。因此，图IC中的第二节点的电平会由第一期间Tl的Vdd上升至第二期间T2的2*Vdd。另一方面，低电平的时钟信号CLK将使第一 P型晶体管Pl导通、第一 N型晶体管NI关闭。随着第一 P型晶体管Pl的导通，第二节点s2至靴带式电路的输出端sout间将产生电流，使得靴带式电路的输出端的电压同样为2*Vdd。因此，在图IC中，靴带式电路的输出端sout的电压将第一期间Tl的0伏特改变为第二期间T2的电压2*Vdd。对第二 P型晶体管P2而言，闸极的电压因为与靴带式电路的输出端sout电连接的缘故而为2*Vdd，也因此，第二 P型晶体管P2在第二期间T2呈现断路状态。然而，以上对于现有技术的靴带式电路的说明，为假设靴带式电路在理想状态的情况。实际使用靴带式电路时，由于在输出端被连接至负载电路的缘故，负载电路在靴带式电路的输出端SOUt与接地端之间将产生电容。此外，靴带式电路内部也存在着寄生电容。当负载电路的电容与寄生电容存在于靴带式电路中时，靴带式电路的运作便受到影响。请参见图1D，其为现有技术的靴带式电路中，存在负载电容的示意图。此图与图1A、1B的差异为，除了图1A、1B所绘式的元件外，还新增了以虚线绘式的负载电容CL。须注意的是，此处以负载电容CL代表实际负载电路的电容与寄生电容的总和。考虑负载电容CL存在时，靴带式电路的输出端sout的电压Vsout会受到该负载电容的影响，其电压可被表示为式(I)。权利要求1.一种靴带式电路，其特征在于，该靴带式电路具有一输入端、一反相输入端、一输出端与一反相输出端，该靴带式电路包括 第一子靴带式电路，具有一第一反相器、一第一靴带电容、一第一充电路径、一第一放电路径、与一第一高压提供路径，其中，该第一反相器的输入端电连接至该靴带式电路的输入端，该第一反相器的输出端电连接该第一靴带电容的第一端，该第一充电路径电连接于该第一本文档来自技高网...

【技术保护点】
一种靴带式电路，其特征在于，该靴带式电路具有一输入端、一反相输入端、一输出端与一反相输出端，该靴带式电路包括：第一子靴带式电路，具有一第一反相器、一第一靴带电容、一第一充电路径、一第一放电路径、与一第一高压提供路径，其中，该第一反相器的输入端电连接至该靴带式电路的输入端，该第一反相器的输出端电连接该第一靴带电容的第一端，该第一充电路径电连接于该第一靴带电容的第二端与一电压源之间，该第一高压提供路径电连接于该第一靴带电容的第二端与该靴带式电路的输出端之间，该第一放电路径电连接于该靴带式电路的输出端与一接地端之间，该第一放电路径与该第一高压提供路径根据该靴带式电路的输入端所控制，且该第一充电路径根据该靴带式电路的输出端所控制；第二子靴带式电路，具有一第二反相器、一第二靴带电容、一第二充电路径、一第二放电路径、与一第二高压提供路径，其中，该第二反相器的输入端电连接至该靴带式电路的反相输入端，该第二反相器的输出端电连接该第二靴带电容的第一端，该第二充电路径电连接于该第二靴带电容的第二端与该电压源之间，该第二高压提供路径电连接于该第二靴带电容的第二端与该靴带式电路的输出端之间，该第二放电路径电连接于该靴带式电路的输出端与该接地端之间，该第二放电路径与该第二高压提供路径根据该靴带式电路的反相输入端所控制，且该第二充电路径根据该靴带式电路的反相输出端所控制；以及一充电路径提供电路，包括一第三充电路径，电连接于该电压源与该第一靴带电容的第二端之间，且该第三充电路径根据该靴带式电路的反相输出端所控制；其中，当该靴带式电路的输入端接收一高电平时，该第一高压提供路径关闭，该第一充电路径与该第三充电路径开启并使该第一靴带电容充电至一电容电压，该第一放电路径开启并使该靴带式电路的输出端进行放电，以及当该靴带式电路的输入端接收一低电平时，该第一充电路径、该第三充电路径与该第一放电路径关闭，该第一高压提供路径开启并提供包含该高电平与该电容电压的一第一迭加电压给该靴带式电路的输出端；当该靴带式电路的输入端接收该高电平时，该靴带式电路的反相输入端接收该低电平，使该第二充电路径与该第二放电路径关闭，该第二高压提供路径开启并提供包含该高电平与该电容电压的一第二迭加电压给该靴带式电路的反相输出端，以及当该靴带式电路的输入端接收该低电平时，该靴带式电路的反相输入端接收该高电平，该第二高压提供路径关闭，该第二 充电路径开启并使该第二靴带电容充电至该电容电压，该第二放电路径开启并使该靴带式电路的反相输出端放电关闭。...

【技术特征摘要】

【专利技术属性】
技术研发人员：吴哲玮，
申请(专利权)人：旭曜科技股份有限公司，
类型：发明
国别省市：