沟槽的制作方法技术

本发明专利技术公开了一种沟槽的制作方法，包括提供半导体衬底；在所述半导体衬底上形成图形化的硬掩膜层；以所述图形化的硬掩膜层为掩膜，采用六氟化硫和氧气对所述半导体衬底进行蚀刻；所述蚀刻过程包括多个蚀刻阶段，并且在所述多个蚀刻阶段中所述六氟化硫和氧气的气体流量比例逐渐减小，以形成沟槽。本发明专利技术沟槽的制作方法，能够提高沟槽的生产效率和生产质量。

【技术实现步骤摘要】

本专利技术涉及半导体制造领域，特别涉及一种。
技术介绍
在半导体器件的制造工艺中，其半导体层的沟槽一般采用一种或者几种气体的组合进行蚀刻，以形成沟槽。例如在半导体衬底上的制作沟槽时，一般采用HBr、C12、CF4、02等气体中的一种或几种去蚀刻，以形成沟槽，其蚀刻原理是上述这些气体与半导体衬底产生化学反应，以在半导体衬底上形成沟槽。由于半导体衬底一般采用硅材料，而硅与HBr、C12、CF4、02的化学反应速度慢，因此，在半导体衬底上蚀刻沟槽时，其沟槽的形成会花费很长的时间。此外，由于JBr与娃反应产生的聚合物(polymer)会阻碍各向同性的蚀刻气体C12对沟槽侧壁的蚀刻，造成比较难以形成弧形的底部，从而影响了半导体器件的电学性能。还有一种蚀刻方法，采用SF6、02、CHF3等气体去蚀刻，当采用上述气体在半导体衬底上制作沟槽时，由于SF6是一种各向同性蚀刻气体，与硅的化学反应很快，容易形成弧形的底部。但缺点在于由于整个蚀刻过程中，采用相同流量比例的气体，当气体不断输送给半导体衬底，特别是在半导体衬底中形成沟槽雏形时，则在沟槽雏形的底部会有新老气体共存，则气体就会不断沉积在沟槽雏形的底部，因此使沟槽雏形底部的气体流量增多，由于上述所说SF6是一种反应强烈的各向同性蚀刻气体，则在蚀刻沟槽时，沟槽底部的宽度(线宽)会不断增大，最终会形成一种顶部线宽小底部线宽大的沟槽形貌。又由于后序工艺要在沟槽内填充填充物，因此，当在顶部线宽小底部线宽大的沟槽形貌中填充物体时，填充物在沟槽中很可能会出现缝隙，从而影响了半导体器件的电学性能。
技术实现思路
本专利技术所要解决的技术问题是，提供一种，以提高沟槽的生产效率和生产质量。为了解决上述技术问题，本专利技术提供一种，包括提供半导体衬底；在所述半导体衬底上形成图形化的硬掩膜层；以所述图形化的硬掩膜层为掩膜，采用六氟化硫和氧气对所述半导体衬底进行蚀刻；所述蚀刻过程包括多个蚀刻阶段，并且在所述多个蚀刻阶段中所述六氟化硫和氧气的气体流量比例逐渐减小，以形成沟槽。 进一步的，所述蚀刻过程包括三个蚀刻阶段，在第一个蚀刻阶段中，所述六氟化硫和氧气的气体流量比例为0. 56 1至0. 64 1 ;在第二个蚀刻阶段中，所述六氟化硫和氧气的气体流量比例为0. 46 1至0. 54 1 ;在第三个蚀刻阶段中，所述六氟化硫和氧气的气体流量比例为0. 36:1至0.44:1。进一步的，所述的，所述沟槽的深度为I微米至2微米。进一步的，所述的，所述半导体衬底为硅衬底。进一步的，所述的，所述蚀刻过程中气体压力范围为3(T45毫托，源射频功率的范围为700瓦特、00瓦特，偏压射频功率范围为130瓦特 230瓦特，温度范围为10 20摄氏度。与现有技术相比，本专利技术的优点在于本专利技术实施例将沟槽的蚀刻过程划分为多个蚀刻阶段，并且在所述多个蚀刻阶段中所述六氟化硫和氧气的气体流量比例逐渐减小，而不是在整个蚀刻过程中采用相同比例的气体流量；因此，沟槽的底部会由于气体流量的逐步减少而逐步缩小蚀刻范围，从而使沟槽的底部形成平滑的弧形，而且在对沟槽进行填充物料时，物料与底部的沟槽产生的缝隙会减小，从而提高了沟槽的生产质量，进而提高了半导体器件的电学性能。附图说明图I是本专利技术实施例的流程图；图2是本专利技术实施例的半导体衬底剖面图；图3是本专利技术实施例图形化的硬掩摸层与半导体衬底的剖面图； 图4是本专利技术实施例第一蚀刻阶段沟槽的制作过程图；图5是本专利技术实施例第二蚀刻阶段沟槽的制作过程图；图6是本专利技术实施例第三蚀刻阶段沟槽的制作过程图。具体实施例方式图I是本专利技术实施例的流程图，请参考图1，本专利技术，包括以下步骤步骤SI、提供半导体衬底；步骤S2、在所述半导体衬底上形成图形化的硬掩膜层；步骤S3、以所述图形化的硬掩膜层为掩膜，采用六氟化硫和氧气对所述半导体衬底进行蚀刻；在所述步骤S3中，所述蚀刻过程包括多个蚀刻阶段，并且在所述多个蚀刻阶段中所述六氟化硫和氧气的气体流量比例逐渐减小，以形成沟槽。图2 — 6是在半导体衬底上形成沟槽的制作过程中器件的剖面示意图，下面结合剖面示意图详细说明本专利技术的。实施步骤SI，请参考图2，提供半导体衬底10，所述半导体衬底10为硅衬底。实施步骤S2，请参考图3，在所述半导体衬底10上形成图形化的硬掩膜层20。实施步骤S3，请参考图4至6，以所述图形化的硬掩膜层20为掩膜，采用六氟化硫(SF6)和氧气(02)对所述半导体衬底进行蚀刻。由于SF6与硅衬底的化学反应速率比HBr、C12、CF4与硅衬底的反应速率要快，因此，采用SF6和02能够提高蚀刻过程的生产效率，从而提闻沟槽的生广效率。作为较佳的实施方式，在步骤S3中，将所述沟槽11的蚀刻过程划分为多个蚀刻阶段，并且按照所述三个蚀刻阶段的顺序，在每个蚀刻阶段中逐渐减小所述六氟化硫SF6和氧气02的气体流量比例。具体的气体流量比例如下请参考图4，在第一个蚀刻阶段中，所述六氟化硫SF6和氧气02的气体流量比例为0.56 1 至 0. 64 :1。请参考图5，在第二在第二个蚀刻阶段中，所述六氟化硫SF6和氧气02的气体流量比例为 0. 46 :1 至 0. 54 :1。请参考图6，在第三个蚀刻阶段中，所述六氟化硫SF6和氧气02的气体流量比例为0.36 1 至 0. 44 :1。本专利技术实施例，是将沟槽的蚀刻阶段划分为三个阶段，其优点在于在每个蚀刻阶段调整气体流量比例和射频功率的范围，以使沟槽的底部形成弧形状。由于本专利技术实施例将沟槽的蚀刻过程划分为多个蚀刻阶段，并且在所述多个蚀刻阶段中所述六氟化硫和氧气的气体流量比例逐渐减小，而不是在整个蚀刻过程中采用相同比例的气体流量；因此，沟槽的底部会由于气体流量的逐步减少而逐步缩小蚀刻范围，从而使沟槽的底部形成平滑的弧形，而不会出现顶部线宽小底部线宽大的沟槽形貌，此时在对沟槽进行填充物料时，物料与底部的沟槽产生的缝隙会减小，从而提高了沟槽的生产质量，进而提高了半导体器件的电学性能。 作为较佳的实施方式，所述形成的沟槽的深度为I微米至2微米。目的是在半导体衬底上形成深沟槽，以在半沟槽内填充物料。作为较佳的实施方式，所述沟槽的在若干个蚀刻阶段中气体压力范围为3(T45毫托(mTorr)，源射频功率的范围为700瓦特(W) 800瓦特(W)，偏压射频功率范围为130瓦特(W) 230瓦特(W)，温度范围为1(T20摄氏度。在所述沟槽的蚀刻过程中，按照蚀刻阶段顺序，在每个或每几个蚀刻阶段也会逐步调整源射频功率、偏压射频功率的范围，以形成高质量的沟槽。本专利技术不限于上述具体实施方式，沟槽的制作过程，可以划分为多个蚀刻阶段，沟槽的深度也不限于I至2微米，凡在本专利技术精神和范围内所作的各种变化，均在本专利技术的保护范围之内。权利要求1.一种，包括以下步骤 步骤(SI)、提供半导体衬底； 步骤(S2)、在所述半导体衬底上形成图形化的硬掩膜层； 步骤(S3)、以所述图形化的硬掩膜层为掩膜，采用六氟化硫和氧气对所述半导体衬底进行蚀刻； 其特征在于，在所述步骤(S3)中， 所述蚀刻过程包括多个蚀刻阶段，并且在所述多个蚀刻阶段中所述六氟化硫和氧气的气体流量比例逐渐减小，以形成沟槽。2.如权利要求I所述的，其特征在于，所述蚀刻过程包括三个蚀刻阶段，在第本文档来自技高网...

【技术保护点】
一种沟槽的制作方法，包括以下步骤：步骤（S1）、提供半导体衬底；步骤（S2）、在所述半导体衬底上形成图形化的硬掩膜层；步骤（S3）、以所述图形化的硬掩膜层为掩膜，采用六氟化硫和氧气对所述半导体衬底进行蚀刻；其特征在于，在所述步骤（S3）中，所述蚀刻过程包括多个蚀刻阶段，并且在所述多个蚀刻阶段中所述六氟化硫和氧气的气体流量比例逐渐减小，以形成沟槽。

【技术特征摘要】

【专利技术属性】
技术研发人员：肖培，奚裴，
申请(专利权)人：上海宏力半导体制造有限公司，
类型：发明
国别省市：