串行数据流的取样频率选择模块制造技术

本发明专利技术为一种串行数据流的取样频率选择模块。该取样频率选择模块包含一多组相位产生电路、一取样电路、一比较单元和一逻辑运算单元。该多组相位产生电路产生一参考频率信号的多个不重迭的频率相位。该相位选择电路选择一校正模式下的取样频率相位。该取样电路根据该取样频率相位对该串行数据流进行多次取样以产生多个取样值。该比较单元比较这些取样值与该串行数据流的差异，以此更新多个旗标信号。该逻辑运算单元根据这些旗标信号以进行一逻辑运算，以此自这些频率相位中选择一正常运作模式下的取样频率相位。

【技术实现步骤摘要】

本专利技术是有关于一种串行数据流的取样频率选择模块。
技术介绍
在对高速串行数据进行传输时，频率信号和数据之间的数据抖动(jitter)或相位扭曲(skew)会大幅降低有效位的取样区间。图I示出一典型的高速串行数据流的眼图(eye diagram)。在图I中有效位的取样区间，也就是位数据为稳定的区间，比位宽度T还要短。此外，如果考虑电路制程的变动、操作温度和供应电压的变化，将进一步降低有效位的取样区间，使得取样后的数据位的准确度变差。为了解决上述问题，一种直接的方法为对接收的串行数据流进行过取样 (oversampling)。图2示出一传统三倍过取样的示意图。三倍过取样的运作方式为以三倍于位数据率的频率对串行数据流中的位数据进行取样。接着，利用取样出来的数据状态，将两两相邻的状态做互斥(XOR)运算，并经过一组数字电路计算后，获得数据位的边缘信息。然而，使用传统三倍过取样的方法需要三个取样电路，以根据各个取样频率取得信息状态。假如想提高取样后的数据位的准确度，则需要更多个取样电路，其将大幅增加电路的成本和设计难度。据此，有必要提出一种改良的串行数据流的取样频率选择模块以解决上述问题。
技术实现思路
本专利技术公开一种串行数据流的取样频率选择模块，该串行数据流由多个位周期所组成。该取样频率选择模块包含一多组相位产生电路、一相位选择电路、一取样电路、一比较单元和一逻辑运算单元。该多组相位产生电路用以产生一参考频率信号的多个不重迭的频率相位。该相位选择电路用以根据一相位选择信号自这些频率相位中选择一校正模式下的取样频率相位。该取样电路用以根据该相位选择电路所产生的取样频率相位对该串行数据流的这些位周期进行多次取样以产生多个取样值。该比较单元用以比较这些取样值与该串行数据流的位数据，以此更新该取样频率相位下的该相位选择信号和一旗标信号。该逻辑运算单元用以根据该比较单元所产生的多个对应个别取样频率相位的旗标信号以进行一逻辑运算，以此自这些频率相位中选择一正常运作模式下的取样频率相位。换句话说，本专利技术为一种串行数据流的取样频率选择模块，该串行数据流由多个位周期所组成，该取样频率选择模块包含一多组相位产生电路，用以产生一参考频率信号的多个不重迭的频率相位；一相位选择电路，用以根据一相位选择信号自这些频率相位中选择一校正模式下的取样频率相位；一取样电路，用以根据该相位选择电路所产生的取样频率相位对该串行数据流的这些位周期进行多次取样以产生多个取样值；一比较单元，用以比较这些取样值与该串行数据流的位数据，以此更新该取样频率相位下的该相位选择信号和一旗标信号；以及一逻辑运算单元，用以根据该比较单元所产生的多个对应个别取样频率相位的旗标信号以进行一逻辑运算，以此自这些频率相位中选择一正常运作模式下的取样频率相位。 本专利技术所述的取样频率选择模块，其中该比较单元包含一判断电路，用以判断该取样电路的取样值是否不同于该串行数据流的位数据，如果为是，产生一第一计数信号至一第一计数电路，如果为否，产生一第二计数信号至一第二计数电路；该第一计数电路，用以根据该第一计数信号累加一计数值以产生一第一累加值；一第一比较电路，用以在该第一累加值超过一第一阈值时，产生一第一比较信号;该第二计数电路，用以根据该第二计数信号累加一计数值以产生一第二累加值；—第二比较电路，用以在该第二累加值超过一第二阈值时，产生一第二比较信号；以及一逻辑电路，用以根据该第一和该第二比较信号更新该旗标信号和该相位选择信号。本专利技术所述的取样频率选择模块，其中该逻辑运算单元包含一第一逻辑运算电路，用以对多个的旗标信号进行多次逻辑运算以产生一第一逻辑信号和多个第二逻辑信号，其中该第一逻辑信号的逻辑位准不同于这些第二逻辑信号的逻辑位准，且每一逻辑信号对应个别的频率相位；以及一第二逻辑运算电路，用以根据逻辑运算的次数和该第一逻辑信号选择这些第二逻辑信号所对应的频率相位的其中之一，以产生该正常运作模式下的该取样频率相位。本专利技术所述的取样频率选择模块，其中这些逻辑运算为一和(AND)运算。本专利技术所述的取样频率选择模块，其中当该逻辑运算的次数为X次，且X为偶数时，选择该第一逻辑信号位移x/2次后的第二逻辑信号所对应的频率相位为该正常运作模式下的取样频率相位。本专利技术所述的取样频率选择模块，其中当该逻辑运算的次数为X次，且X为偶数时，选择该第一逻辑信号位移(x/2)+l次或(x/2)-I次后的第二逻辑信号所对应的频率相位为该正常运作模式下的取样频率相位。本专利技术所述的取样频率选择模块，其中当该逻辑运算的次数为X次，且X为奇数时，选择该第一逻辑信号位移(x-1)/2次后的第二逻辑信号所对应的频率相位为该正常运作模式下的取样频率相位。本专利技术所述的取样频率选择模块，其中当该逻辑运算的次数为X次，且X为奇数时，选择该第一逻辑信号位移(x+l)/2次后的第二逻辑信号所对应的频率相位为该正常运作模式下的取样频率相位。本专利技术所述的取样频率选择模块，其中该串行数据流的传送符合一点对点迷你型低电压差动信号(point to point mini-LVDS)通讯协议。附图说明图I示出一典型的高速串行数据流的眼图。图2不出一传统三倍过取样的不意图。图3显示本专利技术一实施例的取样频率选择模块的方块示意图。图4显示本专利技术一实施例的多组相位产生电路的波形图。图5显示本专利技术一实施例的该串行数据流的数据信号的眼图。图6显示本专利技术一实施例的该比较单元的方块示意图。图7显不本专利技术一实施例的旗标信号的产生方式。图8显示本专利技术一实施例的逻辑运算单元的方块示意图。图9显示本专利技术一实施例的逻辑运算单元的运作方式。图10显示本专利技术又一实施例的逻辑运算单元的运作方式。附图标记的说明30取样频率选择模块32多组相位产生电路33相位选择电路34取样电路36比较单元361判断电路362第一计数电路363第二计数电路364第一比较电路365第二比较电路366逻辑电路38逻辑运算单元382第一逻辑运算电路384第二逻辑运算电路具体实施例方式图3显示本专利技术一实施例的取样频率选择模块30的方块示意图。该取样频率选择模块30建构为对具有抖动的一串行数据流提供一较佳的取样频率。该取样频率选择模块30可用于任一数据传送界面中，例如一点对点迷你型低电压差动信号(point to pointmini-LVDS)界面中。此时该串行数据流的传送符合一点对点迷你型低电压差动信号通讯协议。参照图3，该取样频率选择模块30包含一多组相位产生电路32、一相位选择电路33、一取样电路34、一比较单元36和一逻辑运算单元38。该多组相位产生电路32用以产生一参考频率信号clk_ref的多个不重迭的频率相位PH-PH。该相位选择电路33用以根据一相位选择信号PH_SEL自这些频率相位中选择一校正模式下的取样频率。该取样电路34用以根据该相位选择电路33所产生的取样频率对一串行数据流S_DIN的m个位周期进行取样以产生多个取样值S -S 。该比较单元36用以比较该取样电路的多个取样值S -S 与该串行数据流S_DIN的位数据，以此更新该相位选择信号PH_SEL和一对应该相位选择电路33所产生的取样频率的旗标信号。该逻辑运算单元38用以根据该比较单元36所产生的多个对应个别取样频本文档来自技高网...

【技术保护点】
一种串行数据流的取样频率选择模块，该串行数据流由多个位周期所组成，该取样频率选择模块包含：一多组相位产生电路，用以产生一参考频率信号的多个不重迭的频率相位；一相位选择电路，用以根据一相位选择信号自这些频率相位中选择一校正模式下的取样频率相位；一取样电路，用以根据该相位选择电路所产生的取样频率相位对该串行数据流的这些位周期进行多次取样以产生多个取样值；一比较单元，用以比较这些取样值与该串行数据流的位数据，以此更新该取样频率相位下的该相位选择信号和一旗标信号；以及一逻辑运算单元，用以根据该比较单元所产生的多个对应个别取样频率相位的旗标信号以进行一逻辑运算，以此自这些频率相位中选择一正常运作模式下的取样频率相位。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：黄仁锋，苗蕙雯，左克扬，赵晋杰，
申请(专利权)人：瑞鼎科技股份有限公司，
类型：发明
国别省市：