封装基板及其制法制造技术

一种封装基板及其制法，该封装基板于核心板中设有锥形通孔、多路导通路径、第一线路与第二线路，该核心板具有相对的第一表面与第二表面，该锥形通孔设置于该核心板中，且贯穿该第一表面与第二表面，该等导通路径设于该锥形通孔的表面上，且该等导通路径在该锥形通孔中彼此互不电性连接，又该第一线路与第二线路分别设于该第一表面与第二表面上，且分别接触该锥形通孔两端的边缘，各该第一线路经由各该导通路径以电性连接至各该第二线路。相较于现有技术，本发明专利技术的封装基板能有效减少通孔或盲孔的数量，而可增加整体布线密度，故能缩减封装基板的整体体积与降低其生产成本。

【技术实现步骤摘要】

本专利技术涉及一种封装基板及其制法，尤指一种具通孔或盲孔的封装基板及其制法。
技术介绍
随着电子产业的蓬勃发展，电子产品也逐渐迈入多功能与高性能的趋势研发，为了满足半导体封装件高积集度(integration)及微型化(miniaturization)的封装需求，以供更多主动、被动组件及线路连接，用以承载半导体芯片的封装基板为了配合高线路密度的集成电路(integrated circuit)需求,必须在相同封装基板单位下容纳更多数量的线路及组件。一般来说，封装基板是由许多线路、盲孔与通孔所组成，且后续将芯片接置至该封装基板，并透过该线路、盲孔与通孔以将该芯片的电性连接路径扇出(fan out)。 请参阅图IA至图1F，其为现有的封装基板的通孔的制法的剖视图，其中，图IF为沿其俯视1F’的剖视线AA’的剖视图。如图IA所示，提供一具有相对的第一表面IOa与第二表面IOb的核心板10，该第一表面IOa与第二表面IOb上均形成有第一金属层11。如图IB所不，形成贯穿该第一表面10a、第二表面IOb与第一金属层11的通孔100。如图IC所不,于该第一金属层11与通孔100表面上形成导电层12。如图ID所示，于该导电层12上电镀形成第二金属层13，其中，该通孔100中的该导电层12与第二金属层13构成导电通孔101。如图IE所示,于该通孔100中填充树脂材料14。如图IF与图1F’所不，图案化该第一表面IOa与第二表面IOb上的第一金属层11、导电层12与第二金属层13,以使该第一表面IOa与第二表面IOb上分别构成接触该导电通孔101两端的边缘的第一线路15a与第二线路15b，该第一线路15a与该第二线路15b是由层叠的该第一金属层11、导电层12与第二金属层13所构成，该第一线路15a经由该导电通孔101以电性连接至该第二线路15b。请参阅图2A至图2G，其为现有的封装基板的盲孔的制法的剖视图，其中，图2G为沿其俯视2G’的剖视线BB’的剖视图。如图2A所示，提供一基板本体20，该基板本体20的一表面具有电性连接垫21。如图2B所示，于该基板本体20与该电性连接垫21上形成介电层22。如图2C所示，形成贯穿该介电层22的锥形盲孔220，以外露该电性连接垫21，该锥形盲孔220具有相对的口部220a与底部220b，且该锥形盲孔220的口部220a边缘的孔径为最大。如图2D所示，于该电性连接垫21与介电层22上形成导电层23。如图2E所示，于该导电层23上形成阻层24，且该阻层24形成有阻层开口区240，以外露该锥形盲孔220与部分该介电层22顶面。如图2F所示，于该阻层开口区240中的该导电层23上电镀形成金属层25，以使于该介电层22顶面上构成有接触该锥形盲孔220的口部220a边缘的线路261，且于该锥形盲孔220表面构成有导电盲孔262,该线路261与导电盲孔262是由层叠的该导电层23与金属层25所构成，各该线路261经由该导电盲孔262以电性连接至该电性连接垫21。如图2G与图2G’所示，移除该阻层24及其所覆盖的导电层23。然而，现有导电通孔与盲孔的制程中，是于全面性形成的导电层上电镀金属层，也就是通孔与盲孔表面完全覆盖该金属层，而仅包含一导通路径，即一个导电通孔与盲孔仅能对应连接一个独立的线路导通路径，造成封装基板的版面面积的浪费，而难以提升整体线路的布线密度。因此，如何避免现有技术的导电通孔与盲孔仅包含一导通路径，导致整体线路分布的密度下降，且无法充分利用封装基板的版面面积等问题，实已成为目前亟欲解决的课 题。
技术实现思路
鉴于上述现有技术的种种缺失，本专利技术的主要目的在于提供一种布线密度较高的封装基板及其制法。为达上述及其它目的，本专利技术提供一种封装基板，包括核心板，其具有相对的第一表面与第二表面；锥形通孔，其设置于该核心板中，且贯穿该第一表面与第二表面；多路导通路径，其设置于该锥形通孔的孔壁上，且该等导通路径在该锥形通孔中彼此互不电性连接；以及多路第一线路与多路第二线路，分别设于该第一表面与第二表面上，且分别伸展至该锥形通孔的两端而电性连接该导通路径，以使各该第一线路经由各该导通路径电性连接各该第二线路。本专利技术还提供一种封装基板的制法，包括提供一具有相对的第一表面与第二表面的核心板，该第一表面与第二表面上均形成有第一金属层；形成贯穿该第一表面、第二表面与第一金属层的锥形通孔；于该第一金属层与锥形通孔表面上形成导电层；于该导电层上形成阻层，该阻层具有图案化开口区，以外露部分该锥形通孔表面的导电层；移除外露的该导电层；移除该阻层；于该导电层上电镀形成第二金属层，令该锥形通孔表面的导电层与第二金属层构成多路导通路径，该等导通路径在该锥形通孔中彼此互不电性连接；以及图案化该第一表面与第二表面上的第一金属层、导电层与第二金属层，以使于该第一表面与第二表面上分别构成接触该锥形通孔两端的边缘的多路第一线路与多路第二线路，该第一线路与该第二线路是由层叠的该第一金属层、导电层与第二金属层所构成，各该第一线路经由各该导通路径以电性连接至各该第二线路，且该等第一线路彼此互不电性连接。本专利技术提供另一种封装基板，包括基材，该基材的一表面具有多个电性连接垫；介电层，设于该基材与该等电性连接垫上；锥形盲孔，贯穿该介电层，并具有相对的口部与底部，且该锥形盲孔的口部边缘的孔径为最大，该等电性连接垫对应外露于该锥形盲孔；多路导通路径，设于该锥形盲孔的表面上，且该等导通路径在该锥形盲孔中彼此互不电性连接，各该导通路径电性连接至各该电性连接垫；以及多路第一线路，设于该介电层顶面上，且接触该锥形盲孔的口部边缘，各该第一线路经由各该导通路径以电性连接至各该电性连接垫。本专利技术还提供另一种封装基板的制法，包括提供一基材，该基材的一表面具有多个电性连接垫；于该基材与该等电性连接垫上形成介电层；形成贯穿该介电层的锥形盲孔，以外露该等电性连接垫，该锥形盲孔具有相对的口部与底部，且该锥形盲孔的口部边缘的孔径为最大；于该基材、电性连接垫与介电层上形成导电层；于该导电层上形成第一阻层；于该第一阻层上形成图案化开口区，以外露该等电性连接垫之间与部分该锥形盲孔表面的导电层；移除外露的该导电层；移除该第一阻层；于该导电层上形成第二阻层，且该第二阻层形成有阻层开口区，以外露该锥形盲孔、该等电性连接垫与部分该介电层顶面；于该阻层开口区中的该导电层与电性连接垫上电镀形成金属层，以使于该介电层顶面上构成有接触该锥形盲孔的口部边缘的多路第一线路，且于该锥形盲孔表面构成有多路导通路径，该等导通路径在该锥形盲孔中彼此互不电性连接，该第一线路与导通路径是由层叠的该导电层与金属层所构成，各该第一线路经由各该导通路径以电性连接至各该电性连接垫；以及移除该第二阻层及其所覆盖的导电层。由上可知，因为本专利技术的通孔能够同时将两条以上的线路连通至另一侧，而且，本 专利技术的盲孔能够同时将两条以上的线路分别连接至该盲孔中的不同电性连接垫，也即本专利技术能够节省通孔或盲孔的数量，因此可省下许多基板面积，并提升整体布线密度，进而缩减最终封装结构的体积且降低整体生产成本。附图说明图IA至图IF为现有的封装基板的通孔的制法的剖视图，其中，图IF为沿其俯视1F’的剖视线AA’的剖视图。图2A至图2本文档来自技高网...

【技术保护点】
一种封装基板，包括：核心板，其具有相对的第一表面与第二表面；锥形通孔，其设置于该核心板中，且贯穿该第一表面与第二表面；多路导通路径，其设置于该锥形通孔的孔壁上，且该等导通路径在该锥形通孔中彼此互不电性连接；以及多路第一线路与多路第二线路，分别设于该第一表面与第二表面上，且分别伸展至该锥形通孔的两端而电性连接该导通路径，以使各该第一线路经由各该导通路径电性连接各该第二线路。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：胡文宏，郑兆孟，黄煜翔，邱雅萍，
申请(专利权)人：欣兴电子股份有限公司，
类型：发明
国别省市：