可编程硬加速芯片阵列制造技术

本发明专利技术提供的技术的基本原理：在标准的计算机架构(CPU(运算器、控制器)、内存、外部存储器、I/O设备)的基础上，在系统总线上增加可编程硬加速芯片阵列模块结构，对计算机的硬件和软件进行加速，从而提升计算机系统的整体性能。

【技术实现步骤摘要】

此技术为计算机系统架构领域。
技术介绍
此技术通过设计新的计算机系统架构，提升计算机硬件、软件的运作效率。 传统的计算机架构，硬件效率飞速增长，但软件的效率提升缓慢，限制了计算机整体性能的提高。本技术通过给计算机体系结构上增加可编程硬加速芯片阵列，以提升计算机的整体性能。
技术实现思路
本技术的基本原理在标准的计算机架构(CPU (运算器、控制器)、内存、外部存储器、I/o设备)的基础上，在系统总线上增加可编程硬加速芯片阵列模块结构，对计算机的硬件和软件进行加速，从而提升计算机系统的整体性能。技术构架为在标准的计算机结构的CPU总线或者系统总线上，增加可编程硬加速芯片阵列总线结构。典型的结构如下I、可编程硬加速芯片阵列总线挂接于计算机系统总线上。2、可编程硬加速芯片阵列在I总线上，通过封装或者扩展插槽的模式，加入可编程硬加速芯片阵列。3、可编程加速芯片+可刷新闪存多个可编程加速芯片+可刷新闪存的结构。每个芯片可通过刷新对应闪存，实现对芯片的动态可编程特性。本技术系统特点I、兼容目前的计算机硬件结构，可以平滑升级。2、利用可编程芯片模式，可以动态刷新芯片闪存，以适应于各种算法的硬加速效倉泛。3、多个芯片，构成芯片阵列，针对不同的算法进行独立加速。芯片可以独立或者组合对单个算法进行专用加速。附图说明附图I :加入可编程硬加速芯片阵列体系的计算机结构示意图附图2 :硬加速芯片阵列典型结构示意图附图3 :硬加速芯片阵列对软件运作的影响图具体实施例方式在标准的计算机架构的基础上，在系统总线上增加可编程硬加速芯片模块结构，对计算机的硬件和软件进行加速.基本结构如下I、可编程硬加速芯片阵列总线挂接于计算机系统总线上。2、可编程硬加速芯片阵列通过直接封装或者扩展插槽的方式，实现硬加速阵列。运作管理方法I、硬件系统加速由硬件管理模块， 将加速代码写入可编程硬加速芯片，获得硬件体系的优化加速。2、软件系统加速由操作系统管理模块，将加速代码写入可编程硬加速芯片中，获得软件硬加速优化。基本运作模式系统(硬件、软件)运作时，首先查看是否存在硬加速优化模式，如果存在，则利用可编程硬加速芯片进行加速。否则，则利用CPU(或标准硬件芯片)进行运算和数据传输。典型运作案例(本案例仅限于举例，并不是唯一实现方式，一切以权利要求书为准)程序编写者编写可以利用可编程硬加速芯片阵列(后面简称芯片阵列)的代码模块，通过系统管理程序刷新芯片阵列上某个芯片的闪存，使此芯片开启加速功能。当硬件或者软件运行时，首先寻找是否能够从芯片阵列上获得加速的入口，如果存在这个入口，则利用芯片进行加速。否则，按照传统模式运行。一个芯片阵列上可以有多个可编程的芯片，有通过闪存开启硬件加速功能的芯片，也有处于待开启模式的芯片，按照需要进行开启和关闭。权利要求1.技术原理为在标准的计算机架构(CPU(运算器、控制器)、内存、外部存储器、I/O设备)的基础上，在系统总线上增加可编程硬加速芯片阵列模块结构，对计算机的硬件和软件进行加速，从而提升计算机系统的整体性能。2.技术实现方法为利用技术特征1，在系统总线上接入可编程硬加速阵列总线，利用封装或者插槽的方式加入可编程硬加速芯片阵列模块，利用更新芯片闪存的方法，动态更新芯片功能。3.如技术特征1、2所描述，凡利用技术特征I的原理，以及凡利用技术特征2所述技术实现模式的，都属于本权利要求保护范围。全文摘要本专利技术提供的技术的基本原理在标准的计算机架构(CPU(运算器、控制器)、内存、外部存储器、I/O设备)的基础上，在系统总线上增加可编程硬加速芯片阵列模块结构，对计算机的硬件和软件进行加速，从而提升计算机系统的整体性能。文档编号G06F1/16GK102736684SQ20111009236公开日2012年10月17日 申请日期2011年4月5日 优先权日2011年4月5日专利技术者温保成 申请人:温保成本文档来自技高网...

【技术保护点】
技术原理为：在标准的计算机架构(CPU(运算器、控制器)、内存、外部存储器、I/O设备)的基础上，在系统总线上增加可编程硬加速芯片阵列模块结构，对计算机的硬件和软件进行加速，从而提升计算机系统的整体性能。

【技术特征摘要】

【专利技术属性】
技术研发人员：温保成，
申请(专利权)人：温保成，
类型：发明
国别省市：