时延调整方法和数据转换器技术

技术编号:7869147 阅读:287 留言:0更新日期:2012-10-15 02:52
本发明专利技术提供一种时延调整方法和数据转换器,所述时延调整方法包括:数据转换器的时延调整单元接收固定时钟;所述时延调整单元采用第一调整量对所述固定时钟进行调整,获得采样时钟,以及采用第二调整量对所述固定时钟进行调整,获得用于数字处理的时钟;所述时延调整单元将所述采样时钟发送给所述数据转换器的转换器核,以及将所述用于数字处理的时钟发送给所述数据转换器的数字时钟单元。本发明专利技术可以在数据转换器内部实现时延调整功能,进而可以降低时钟设计复杂度和实现成本。

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及通信技术,尤其涉及一种时延调整方法和数据转换器
技术介绍
在数字预失真(Digital Pre-Distortion ;以下简称DPD)线性化技术中,时延调整是Dro关键技术之一。时延调整的作用是将下行数据和反馈数据对齐,而下行数据和反馈数据对齐是各种Dro运算的重要前提。由于在功放、射频通道和滤波器部分实现灵活的时延调整比较困难,因此现有的时延调整技术一般通过调整数据转换器,例如模数转换器(Analog to DigitalConverter ;以下简称ADC)或数模转换器(Digital to Analog Converter ;以下简称: DAC),的时延来实现。具体地,外部时钟单元送给DAC和/或ADC的时钟具备精确的时延调整功能,送给DAC和ADC的时延可以分别表示为Atl和At2。单独调整Atl或A t2,或者同时调整Atl和At2的值,都可实现下行和反馈通道之间的时延差的调整。对于并行接口的数据转换器,输入时钟只需要一路。此时,在外部时钟单元实现时延调整是可行的,但是在外部时钟单元实现时延调整功能,会导致外部时钟单元的设计比较复杂,实现成本偏高。随着ADC和DAC的采样速率的不断提高,传统的并行数据接口已难以承载越来越大的数据量。串行-解串行(Serialize-Deserialize ;以下简称Serdes)接口的数据转换器解决了大数据量的问题。但是,对于Serdes接口的数据转换器,在正常工作时Serdes部分的工作时钟不能调整,要保持稳定,否则Serdes接口会发生断链,引起业务中断,例如掉话。因此,为了达到调整数据转换器时延而不影响Serdes接口正常工作的目的,外部时钟单元需要同时给数据转换器提供可调整和不可调整的两路时钟,这样,在外部时钟单元实现Serdes接口的数据转换器的时延调整功能,会导致外部时钟单元的设计比较复杂,实现成本大幅提高。综上所述,现有技术在外部时钟单元实现数据转换器的时延调整功能,会导致外部时钟单元的设计比较复杂,实现成本偏高。
技术实现思路
本专利技术提供一种时延调整方法和数据转换器,以实现在数据转换器内部实现时延调整功能,降低时钟设计复杂度和实现成本。本专利技术一方面提供一种时延调整方法,包括数据转换器的时延调整单元接收固定时钟;所述时延调整单元采用第一调整量对所述固定时钟进行调整,获得采样时钟,以及采用第二调整量对所述固定时钟进行调整,获得用于数字处理的时钟;所述时延调整单元将所述采样时钟发送给所述数据转换器的转换器核,以及将所述用于数字处理的时钟发送给所述数据转换器的数字时钟单元。本专利技术另一方面提供一种数据转换器,包括时延调整单元、转换器核和数字时钟单元;所述时延调整单元分别与所述转换器核和所述数字时钟单元连接;所述时延调整单元,用于接收固定时钟,采用第一调整量对所述固定时钟进行调整,获得采样时钟,以及采用第二调整量对所述固定时钟进行调整,获得用于数字处理的时钟;将所述采样时钟发送给所述转换器核,以及将所述用于数字处理的时钟发送给所述数子时钟单兀;所述转换器核,用于接收所述时延调整单元发送的采样时钟;所述数字时钟单元,用于接收所述时延调整单元发送的用于数字处理的时钟。本专利技术再一方面提供一种基站,包括上述数据转换器。本专利技术再一方面还提供一种通信系统,包括上述基站。本专利技术的技术效果是数据转换器的时延调整单元接收固定时钟之后,采用第一调整量对该固定时钟进行调整,获得采样时钟,以及采用第二调整量对该固定时钟进行调整,获得用于数字处理的时钟;然后时延调整单元将上述采样时钟发送给数据转换器的转换器核,以及将上述用于数字处理的时钟发送给数据转换器的数字时钟单元;从而可以在数据转换器内部实现时延调整功能,进而可以降低时钟设计复杂度和实现成本。附图说明为了更清楚地说明本专利技术实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作一简单地介绍,显而易见地,下面描述中的附图是本专利技术的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动性的前提下,还可以 根据这些附图获得其他的附图。图I为本专利技术一个实施例中时延调整方法的流程图;图2为本专利技术一个实施例中数据转换器的结构示意图;图3为本专利技术另一个实施例中数据转换器的结构示意图;图4为本专利技术一个实施例中并行接口的数据转换器的结构示意图;图5为本专利技术一个实施例中Serdes接口的数据转换器的结构示意图;图6为本专利技术实施例提供的时钟分频实现时延调整的原理示意图;图7为本专利技术一个实施例中时钟分频实现时延调整的示意图;图8为本专利技术一个实施例中模拟延迟线实现时延调整的示意图;图9为本专利技术一个实施例中PLL或DLL实现时延调整的示意图。具体实施例方式为使本专利技术实施例的目的、技术方案和优点更加清楚,下面将结合本专利技术实施例中的附图,对本专利技术实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例是本专利技术一部分实施例,而不是全部的实施例。基于本专利技术中的实施例,本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例,都属于本专利技术保护的范围。本专利技术的技术方案,可以应用于各种通信系统,例如全球移动通信系统(GlobalSystem of Mobile communication ;以下简称GSM),码分多址(Code Division MultipleAccess ;以下简称CDMA)系统,宽带码分多址(Wideband Code Division Multiple AccessWireless ;以下简称WCDMA),通用分组无线业务(General Packet Radio Service ;以下简称GPRS),长期演进(Long Term Evolution ;以下简称LTE)等。本专利技术中的基站,可以是GSM或CDMA中的基站(Base Transceiver Station;以下简称BTS),也可以是WCDMA中的基站(NodeB),还可以是LTE中的演进型基站(evolvedNodeB ;以下简称eNB或e_NodeB),本专利技术并不限定。图I为本专利技术一个实施例中时延调整方法的流程图,如图I所示,该时延调整方法可以包括步骤101,数据转换器的时延调整单元接收固定时钟。 其中,上述固定时钟可以为数据转换器连接的外部时钟单元在完成上电初始化配置并正常稳定工作后,提供给该数据转换器的相位不变的时钟。步骤102,时延调整单元采用第一调整量对上述固定时钟进行调整,获得采样时钟(Sample Clock),以及采用第二调整量对上述固定时钟进行调整,获得用于数字处理的时钟。本实施例中,第一调整量和第二调整量可以相等也可以不等,本专利技术对第一调整量和第二调整量的大小不作限定;本专利技术中,第一调整量和第二调整量是可调的。具体地,本实施例的一种实现方式中,第一调整量和第二调整量相等,时延调整单元接收到固定时钟之后,先采用第一调整量或第二调整量对该固定时钟进行调整,然后将调整后的固定时钟分为两路,分别作为采样时钟和用于数字处理的时钟。本实施例的另一种实现方式中,时延调整单元接收到固定时钟之后,可以先将该固定时钟分为两路,然后分别采用第一调整量和第二调整量对这两路时钟进行调整,获得采样时钟和用于数字处理的时钟;本文档来自技高网
...

【技术保护点】

【技术特征摘要】
【国外来华专利技术】1.一种时延调整方法,其特征在于,包括 数据转换器的时延调整单元接收固定时钟; 所述时延调整单元采用第一调整量对所述固定时钟进行调整,获得采样时钟,以及采用第二调整量对所述固定时钟进行调整,获得用于数字处理的时钟; 所述时延调整单元将所述采样时钟发送给所述数据转换器的转换器核,以及将所述用于数字处理的时钟发送给所述数据转换器的数字时钟单元。2.根据权利要求I所述的方法,其特征在于,所述将所述用于数字处理的时钟发送给所述数据转换器的数字时钟单元之后,还包括 所述数据转换器的数字时钟单元对所述用于数字处理的时钟进行处理后发送给所述数据转换器的先入先出单元,以及对所述用于数字处理的时钟进行处理后发送给所述数据转换器的数字处理单元。3.根据权利要求I或2所述的方法,其特征在于,还包括 所述数据转换器的串行-解串行时钟单元接收所述固定时钟,对所述固定时钟进行处理后发送给所述数据转换器的串行-解串行单元。4.根据权利要求3所述的方法,其特征在于,所述对所述固定时钟进行处理后发送给所述数据转换器的串行-解串行单元之后,还包括 所述数据转换器的串行-解串行单元对所述串行-解串行时钟单元发送的时钟进行处理后发送给所述数据转换器的先入先出单元。5.根据权利要求3所述的方法,其特征在于, 所述时延调整单元通过时钟分频方式、模拟延迟线方式、延迟锁定环方式或锁相环方式实现。6.根据权利要求I至5任意一项所述的方法,其特征在于,所述第一调整量和所述第二调整量为可调的。7.一种数据转换器,其特征在于,包括时延调整单元、转换器核和数字时钟单元;所述时延调整单元分别与所述转换器核和所述数字时钟单元连接; 所述时延调整单元,用于接收固定时钟,采用第一调整量对所述固定时钟进行调整,获得采样时钟,以及采用第二调整量...

【专利技术属性】
技术研发人员:邵珠法石晓明李刚
申请(专利权)人:华为技术有限公司
类型:发明
国别省市:

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1