一种超奈奎斯特应用装置制造方法及图纸

本实用新型专利技术公开了一种超奈奎斯特应用装置，基带信号通过基带信号接收电路输出到DDS电路，差分LVPECL发射器接收频率参考源的时钟信号，为DDS电路提供参考频率，单片机配置DDS内部寄存器，当接收信号为低电平时选择Profile0寄存器的频率内容作为DDS电路的输出，当接收信号为高电平时选择Profile1寄存器的频率内容作为DDS电路的输出；DDS电路的输出经过带通滤波器滤除带外频率成分，即为所需频率的2CPFSK调制信号。本实用新型专利技术直接输出频率可达L波段或更高，并提高带宽和传输速率，减少了公知2CPFSK信号发射装置的上变频次数，降低了发射装置的尺寸。（*该技术在2022年保护过期，可自由使用*）

【技术实现步骤摘要】

本技术涉及数字信号处理技术，尤其是关于在超奈奎斯特区间基于DDS技术实现高速2CPFSK数字调制的装置。
技术介绍
目前，公知的无人机数据链系统中，2CPFSK数字调制装置的输出是中频70MHz，较低的中频限制了 2CPFSK数字调制装置的带宽和传输速率，例如在文献《AD9854在无人机无线电测控系统中的应用》中给出的2CPFSK调制器的输出频率为70MHz，基带信号码速率为2.048Mbps。其次、由于中频较低使2CPFSK信号发射装置的上变频次数增多，发射装置的体积增大，严重制约装置的小型化设计，限制其应用范围，尤其是空间狭小的无人机机载环境。
技术实现思路
为了克服现有技术2CPFSK调制装置输出的频率低、传输速率低的不足，本技术提供一种应用DDS技术实现的高速2CPFSK数字调制装置，该装置应用DDS的超奈奎斯特频率信号，直接输出频率可达L波段(或更高)，并提高带宽和传输速率，减少了公知中频70MHz的2CPFSK信号发射装置的上变频次数，降低了其发射装置的尺寸。本技术解决其技术问题所采用的技术方案是包括基带信号接收电路、DDS电路、频率参考源、差分LVPECL发射器、单片机和带通滤波器。所述基带信号接收电路为RS-422、RS-485等高速信号接收器，亦可以是高速接口转换电路，要求基带信号接收电路输出端口与DDS电路连接的端口的电平相兼容。基带信号进入基带信号接收电路，基带信号接收电路的输出接到DDS电路。所述的频率参考源的输出接差分LVPECL发射器，差分LVPECL发射器接收频率参考源的时钟信号并转换成差分LVPECL电平输出。所述的差分LVPECL发射器接DDS电路，为DDS电路提供参考频率，在DDS电路内把参考频率倍频到小于等于IGHz频率作为DDS电路的系统时钟。所述的DDS电路选用ADI公司的专用DDS集成芯片AD9957，该DDS芯片内部集成IGSPS采样率DAC。所述的单片机是用来配置DDS内部的ProfileO寄存器和Profilel寄存器，单片机配置DDS芯片工作在单音频模式，并在ProfileO寄存器和Profilel寄存器分别写入2CPFSK调制所需的两个频率的十六进制数据。所述的DDS电路接收基带信号接收电路的信号，当接收信号为低电平时选择ProfiIeO寄存器的频率内容作为DDS电路的输出；当接收信号为高电平时选择Profilel寄存器的频率内容作为DDS电路的输出。所述的DDS电路输出接带通滤波器的输入，经过带通滤波器滤除带外频率成分的DDS电路输出信号即为所需频率的2CPFSK调制信号。本技术的有益效果是由于采用了系统时钟为IGHz的DDS芯片，可以在DAC的奈奎斯特区间内实现高达400MHz的2CPFSK调制信号；而在DAC的超奈奎斯特区间可实现L波段(或更高)的2CPFSK调制信号。本技术克服了现有技术2CPFSK调制装置输出的中频低、传输速率低的不足。附图说明图I是本技术的示意图；图2是码率33. 6Mbps基带信号在基频350MHz的2CPFSK调制频谱图；图3是码率33. 6Mbps基带信号在第一镜频630MHz的2CPFSK调制频谱图；图4是码率33. 6Mbps基带信号在第二镜频1330MHz的2CPFSK调制频谱图；图5是码率33. 6Mbps基带信号在第三镜频1610MHz的2CPFSK调制频谱图；图6是码率67. 2Mbps基带信号在基频350MHz的2CPFSK调制频谱图；图I中，I-基带信号，2-基带信号接收电路，3-DDS电路，4_频率参考源，5_差分LVPECL发射器，6-单片机，7-带通滤波器，8-2CPFSK调制信号。具体实施方式本技术解决其技术问题所采用的技术方案是包括基带信号接收电路、DDS电路、频率参考源、差分LVPECL发射器、单片机和带通滤波器。所述基带信号接收电路为RS-422、RS-485等高速信号接收器，亦可以是高速接口转换电路，要求基带信号接收电路输出端口与DDS电路连接的端口的电平相兼容。基带信号进入基带信号接收电路，基带信号接收电路的输出接到DDS电路。所述的频率参考源的输出接差分LVPECL发射器，差分LVPECL发射器接收频率参考源的时钟信号并转换成差分LVPECL电平输出。所述的差分LVPECL发射器接DDS电路，为DDS电路提供参考频率，在DDS电路内把参考频率倍频到小于等于IGHz频率作为DDS电路的系统时钟。所述的DDS电路选用ADI公司的专用DDS集成芯片AD9957，该DDS芯片内部集成IGSPS采样率DAC。所述的单片机是用来配置DDS内部寄存器，单片机配置DDS芯片工作在单音频模式，并在ProfileO寄存器和Profilel寄存器分别写入2CPFSK调制所需的两个频率的十六进制数据。所述的DDS电路接收基带信号接收电路的信号，当接收信号为低电平时选择ProfileO寄存器的频率内容作为DDS电路的输出；当接收信号为高电平时选择Profilel寄存器的频率内容作为DDS电路的输出。所述的DDS电路输出接带通滤波器的输入，经过带通滤波器滤除带外频率成分的DDS电路输出信号即为所需频率的2CPFSK调制信号。以下结合附图和实施例对本技术进一步说明。装置实施例参照图1，本技术的装置包括基带信号接收电路2、DDS电路3、频率参考源4、差分LVPECL发射器5、单片机6、带通滤波器7。所述基带信号接收电路2接DDS电路3。所述的DDS电路3接差分LVPECL发射器5、单片机6和带通滤波器7。所述的差分LVPECL发射器5接频率参考源4。基带信号I进入基带信号接收电路2的接收端，基带信号接收电路2的输出端接DDS电路3的Pin 54脚。所述的DDS电路3的Pin 79端接24. 9欧姆电阻，Pin 80的接到带通滤波器7 ;所述的带通滤波器7的作用是选择需要的基频或镜频，抑制其他频率成分。所述的频率参考源4的输出频率为20MHz、输出波形为3. 3V HCMOS电平。所述的差分LVPECL发射器5接收频率参考源4的时钟信号，差分LVPECL发射器5的差分LVPECL输出端接DDS电路3的Pin 90,Pin 91管脚，为DDS电路3提供参考频率，并在DDS电路3内倍频到980MHz作为系统时钟。所述的单片机6完成配置DDS电路3的内部寄存器配置。所述的DDS电路3选用专用DDS集成芯片AD9957。单片机6配置DDS芯片工作在单音频模式，并在ProfileO寄存器和Profilel寄存器分别写入2CPFSK调制所需的两个频率的十六进制数据，这里配置AD9957输出中心频率为350MHz。DDS电路3接收基带信号接收电路2的信号，当接收信号为低电平时选择ProfileO寄存器的频率内容作为DDS电路的输出；当接收信号为高电平时选择Profilel寄存器的频率内容作为DDS电路的输出。DDS电路3的输出接带通滤波器7输入，带通滤波器7输出即为所需频率的2CPFSK调制信号8。由公知的DDS技术可知，数字信号最后通过DAC数模转换器变成模拟信号。DAC输出的信号频率为fi = mfs±f。，(m = 0，1，2，· · ·)，fs为DAC的采样率，为期望的本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种超奈奎斯特应用装置，包括基带信号接收电路、DDS电路、频率参考源、差分LVPECL发射器、单片机和带通滤波器，其特征在于基带信号通过基带信号接收电路输出到DDS电路，差分LVPECL发射器接收频率参考源的时钟信号并转换成差分LVPECL电平输出，为DDS电路提供参考频率，在DDS电路内把参考频率倍频到小于等于IGHz频率作为DDS电路的系统时钟；单 片机配置DDS内部的ProfileO寄存器和Profilel寄存器工作在单音频模式，并在ProfileO寄存器和Profilel寄存器分别写入2CPFSK调制所需的两个频率的十六进制数据，当接收信号为低电平时选择P...

【专利技术属性】
技术研发人员：孙文友，胡永红，张小林，樊立明，张朋，
申请(专利权)人：西北工业大学，
类型：实用新型
国别省市：