铜双大马士革结构形成方法以及半导体器件制造方法技术

本发明专利技术提供了铜双大马士革结构形成方法以及半导体器件制造方法。在衬底上依次形成第一介质层、第二介质层以及刻蚀阻挡层；在刻蚀阻挡层上布置第一光刻胶层；利用形成图案的第一光刻胶层来对刻蚀阻挡层进行刻蚀，以在刻蚀阻挡层中形成第一窗口；去除第一光刻胶层；在形成了形成第一窗口的刻蚀阻挡层上依次形成叠加介质层以及刻蚀保护层；在刻蚀保护层上第二光刻胶层；利用形成图案的第二光刻胶层来刻蚀叠加介质层以及刻蚀保护层，从而形成第一凹槽；在刻蚀到达刻蚀阻挡层时，利用刻蚀阻挡层的第一窗口继续进行刻蚀，从而在第一介质层和第二介质层形成与所述第一窗口相对应的第二凹槽；去除第二光刻胶层；利用铜填充刻蚀出来的第一凹槽和第二凹槽。

【技术实现步骤摘要】

本专利技术涉及半导体制造领域，更具体地说，本专利技术涉及一种铜双大马士革结构形成方法、以及一种采用了该铜双大马士革结构形成方法的半导体器件制造方法。
技术介绍
铝互连线广泛应用于集成电路的后段互连中，主要的原因是它具有良好的导电性能，同时铝又具有和介电质材料、半导体材料有着很好的粘附性能。然而随着集成度的进一步提高，导线的尺寸也越来越小，铝导线的电阻也显得较高，同时也已经难以满足高电流密度的要求，因此逐渐过渡到了铜导线。与此同时，介电质材料也由于电容电阻延迟效应的逐渐增加而从最初的氧化硅 (介电常数为4左右)过渡到了氟硅玻璃(介电常数为3. 7左右)再到掺碳的氧化硅(介电常数为3左右)，而到了 45nm技术结点以下，甚至到了具有一定孔洞的超低介电常数材料(介电常数小于2. 5)。超低介电常数材料的合理应用能够降低电容电阻延迟效应，然而，由于其孔洞的存在，也给具有该材料的半导体制备带来了很多挑战例如超低介电常数材料的力学性能较差，杨氏模量和硬度与较传统的半导体材料相比都比较低，同时容易在后续的半导体加工工艺中，产生介电常数升高的现象，尤其是如果经过一个不合适的干法蚀刻加工工艺以后，该薄膜的介电常数会升高的更多而达不到超低介电常数的要求。因此在半导体加工过程中，对于超低介电常数薄膜需要尽可能的避免干法蚀刻对其的影响，然而传统的铜大马士革制备工艺却不能够避免这一影响。具体地说，图I至图10示意性地示出了根据现有技术的铜双大马士革结构形成方法的各个步骤。如图I至图10所示，在根据现有技术的铜双大马士革结构形成方法的中，首先在衬底S上依次形成第一介质层I、第二介质层2 (超低介电常数介电质层)、第三介质层3、第四介质层4、以及第五介质层5 (图I)。随后，在第五介质层5上形成第一抗反射层6 (图2)。此后,在第一抗反射层6上布置第一层光刻胶7,并形成第一层光刻胶7的图案(图3)。利用形成图案的第一层光刻胶7对第三介质层3、第四介质层4、以及第五介质层5进行刻蚀，随后去除第一抗反射层6以及第一层层光刻胶7 (图4)。此后在刻蚀出的凹槽中以及第五介质层5表面形成第二抗反射层8 (图5)。此后,在第二抗反射层8上布置第二光刻胶9，并形成第二层光刻胶9的图案(图6)。利用形成图案的第二层光刻胶9对第二介质层2、第三介质层3以及第二抗反射层8进行第一次干法刻蚀(图7)。随后去第二抗反射层8以及第二层光刻胶9，并且进行第二次干法刻蚀以刻蚀到第二介质层2的底部(图8)。在凹槽中填充金属铜10 (图9)。去除第三介质层3、第四介质层4以及第三介质层3和第四介质层4中填充的金属铜(图10)。然而，在根据现有技术的铜双大马士革结构形成方法的中，由于超低介电常数介电质层(第二介质层2)具有较多的孔洞，其在铜双大马士革结构形成过程中，经过两次干法蚀刻，薄膜的质量会受到一定程度的损伤(图10中虚线部分所示)，介电常数会有所升高，甚至是由光刻所定义的尺寸也会有所变形，并且由于其力学性能相对较低，对其后续的加工也带来了很大的挑战。
技术实现思路
本专利技术所要解决的技术问题是针对现有技术中存在上述缺陷，提供一种能够获取良好的层间介电质层的力学性能的铜双大马士革结构形成方法、以及采用了该铜双大马士革结构形成方法的半导体器件制造方法。根据本专利技术的第一方面，提供了一种铜双大马士革结构形成方法，其包括在衬底上依次形成第一介质层、第二介质层以及刻蚀阻挡层；在刻蚀阻挡层上布置第一光刻胶层，并且形成第一光刻胶层的图案；利用形成图案的第一光刻胶层来对刻蚀阻挡层进行刻蚀， 以在刻蚀阻挡层中形成第一窗口 ；去除第一光刻胶层；在形成了形成第一窗口的刻蚀阻挡层上依次形成叠加介质层以及刻蚀保护层；在刻蚀保护层上第二光刻胶层，并且形成第二光刻胶层的图案；利用形成图案的第二光刻胶层来刻蚀叠加介质层以及刻蚀保护层，从而在叠加介质层和刻蚀保护层中形成第一凹槽；在刻蚀到达刻蚀阻挡层时，利用刻蚀阻挡层的第一窗口继续进行刻蚀，从而在第一介质层和第二介质层形成与所述第一窗口相对应的第二凹槽；去除第二光刻胶层；以及利用铜填充刻蚀出来的第一凹槽和第二凹槽。优选地，上述铜双大马士革结构形成方法进一步包括在叠加介质层表面布置第三光刻胶层，并且形成第三光刻胶层的图案；利用形成图案的第三光刻胶层刻蚀叠加介质层、刻蚀保护层、第一介质层和第二介质层，从而在第一凹槽和第二凹槽两侧形成外周凹槽；以及利用介电材料填充外周凹槽。优选地，在上述铜双大马士革结构形成方法中，所述介电材料的电常数小于2. 5。优选地，在上述铜双大马士革结构形成方法中，所述介电材料是通过在介电质材料中加入有机成孔剂制备而成的，并通过紫外光照射使得有机成孔剂挥发而形成可控气泡。优选地，在上述铜双大马士革结构形成方法中，所述可控气泡直径在O. 5-2nm之间。优选地，在上述铜双大马士革结构形成方法中，叠加介质层与第二介质层具有介电常数介于4-2. 5之间的相同的材料。优选地，在上述铜双大马士革结构形成方法中，第一介质层是含有氮元素的蚀刻阻挡层。优选地，在上述铜双大马士革结构形成方法中，刻蚀阻挡层是含有氮元素的蚀刻阻挡层。优选地，在上述铜双大马士革结构形成方法中，第二光刻胶层PR2的图案的开口部分覆盖了第一光刻胶层PRl的图案的开口部分。根据本专利技术的第二方面，提供了一种采用了根据本专利技术的第一方面铜双大马士革结构形成方法的半导体器件制造方法。通过采用本专利技术的铜双大马士革结构形成方法，一方面，在制备铜导线结构过程中采用传统的工艺，具有一定的兼容性；另外一方面，工艺过程中所刻蚀的是不含有孔洞结构的低介电常数层，而不是刻蚀超低介电常数薄膜，从而可以避免干法蚀刻对超低介电常数薄膜的损伤，能够最终准确得到设计所需的关键尺寸，并且相对原有技术其层间介电质层的力学性能要好，有利于后续的加工。附图说明结合附图，并通过参考下面的详细描述，将会更容易地对本专利技术有更完整的理解并且更容易地理解其伴随的优点和特征，其中图I至图10示意性地示出了根据现有技术的铜双大马士革结构形成方法的各个步骤。图11至图25示意性地示出了根据本专利技术实施例的铜双大马士革结构形成方法的各个步骤。需要说明的是，附图用于说明本专利技术，而非限制本专利技术。注意，表示结构的附图可 能并非按比例绘制。并且，附图中，相同或者类似的元件标有相同或者类似的标号。具体实施例方式为了使本专利技术的内容更加清楚和易懂，下面结合具体实施例和附图对本专利技术的内容进行详细描述。图11至图25示意性地示出了根据本专利技术实施例的铜双大马士革结构形成方法的各个步骤。如图11至图25所示，根据本专利技术实施例的铜双大马士革结构形成方法包括首先，在衬底S上依次形成第一介质层I、第二介质层2以及刻蚀阻挡层12，如图11所示。其中，第二介质层2是低介电常数的介质层，例如，第二介质层2的介电常数小于4。优选地，在具体实施例中，第二介质层2是氟硅玻璃或掺碳的氧化硅等材料，其介电常数介于4-2. 5之间。优选地，第一介质层I是含有氮元素的蚀刻阻挡层，如氮化硅、掺氮的碳化硅等材料。并且，优选地，刻蚀阻挡层12是含有氮元素的蚀刻阻挡层，如氮化硅、掺氮的碳化硅等材料。此后，在刻蚀阻挡层12上布置第一光刻胶层PRl，并且形成第一光刻胶层PRl的图案，如图12本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种铜双大马士革结构形成方法，其特征在于包括 在衬底上依次形成第一介质层、第二介质层以及刻蚀阻挡层； 在刻蚀阻挡层上布置第一光刻胶层，并且形成第一光刻胶层的图案； 利用形成图案的第一光刻胶层来对刻蚀阻挡层进行刻蚀，以在刻蚀阻挡层中形成第一窗ロ ； 去除第一光刻胶层； 在形成了形成第一窗ロ的刻蚀阻挡层上依次形成叠加介质层以及刻蚀保护层；在刻蚀保护层上第二光刻胶层，并且形成第二光刻胶层的图案； 利用形成图案的第二光刻胶层来刻蚀叠加介质层以及刻蚀保护层，从而在叠加介质层和刻蚀保护层中形成第一凹槽； 在刻蚀到达刻蚀阻挡层时，利用刻蚀阻挡层的第一窗ロ继续进行刻蚀，从而在第一介质层和第二介质层形成与所述第一窗ロ相对应的第二凹槽； 去除第二光刻胶层；以及利用铜填充刻蚀出来的第一凹槽和第二凹槽。2.根据权利要求I所述的铜双大马士革结构形成方法，其特征在于进一歩包括在叠加介质层表面布置第三光刻胶层，并且形成第三光刻胶层的图案； 利用形成图案的第三光刻胶层刻蚀叠加介质层、刻蚀保护层、第一介质层和第二介质层，从而在第一凹槽和第二凹槽两侧形成外周凹槽；以及利用介...

【专利技术属性】
技术研发人员：徐强，
申请(专利权)人：上海华力微电子有限公司，
类型：发明
国别省市：