一种图像信号处理电路，包括：复数个采样存储电路，用于对图像信号的电荷进行采样存储；复数个分时开关对，与所述复数个采样存储电路一一对应，并控制复数个采样存储电路输出采样信号；缓冲器，经过复数个分时开关对与所述复数个采样存储电路电连接，用于对复数个分时开关对输出的信号进行缓冲；开关电容放大器，对所述缓冲器输出的采样信号进行放大。复数个采样存储电路经过复数个分时开关对与同一个缓冲器连接，减小了版图面积，并且减小了每一列均对应一个缓冲器时列读出电路的固定模式噪声。
【技术实现步骤摘要】
本专利技术涉及图像传感器领域，具体涉及一种图像信号处理电路。
技术介绍
现有的图像信号处理电路如图I所示，包括采样存储电路10、DDS (deltadifference sampling method,差分采样)开关、缓冲器11、列开关K3以及开关电容放大器12;每一列图像对应一个米样存储电路10,每一个米样存储电路10对应一个缓冲器,这样采样存储电路10采样得到的复位信号和图像信号分别存储在电容Cl和C2中，然后经过DDS开关送给缓冲器11，列开关K3分时导通将各列的图像信号传输给开关电容放大器12进行放大处理。图2是图I的图像信号处理电路的波形图；当复位开关K_reset闭合时，一个复位信号电平被稳定存储于复位开关所对应的电容Cl里，当信号开关K_signal闭合时，一个光学信号电平被稳定存储于信号电平所对应的电容里；这样通过复位开关K_reSet和信号开关K_signal控制复位信号和图像信号存储在各自对应的电容里面，如图2中电容Cl和C2上的波形图，经过缓冲器11输出的信号波形如信号Al和A2所示；在列开关K3闭合时开始输出每列的信号，经过缓冲器处理的信号开始输出给后续的开关电容放大器12处理，一旦DDS开关闭合信号汇合为某一电平，在列开关K3闭合的区间后半断，DDS开关开始闭合，它的主要作用是消除信号电路上的电平偏移，尽最大可能保证列读出电路输出的是复位电平与信号电平的差值，如A3和A4所示；而此时的图像信号就转化为A3与A4的差值信号并存储在开关电容放大器12的采样电容C3和C5里面。当开关K4和K5闭合时，开关电容放大器12处于共模状态,信号A3和A4分别被存储于米样电容C3和C5里面,一旦开关K4和K5断开，存储于电容C3和C5的信号被转移到电容C4和C6里面，从而引起输出电压的变化，开关电容放大器12即对A3与A4的差值信号进行放大，放大倍数为C3/C4，(其中C3=C5，C4=C6)。在整个过程中，列读出的电容存储的电荷信号通过列里面各自的缓冲器转化为电压信号并经过开关电容放大器12进行放大。 由于该图像信号处理电路的列读出电路对应的是信号的每一列，所以它的宽度及数目受着信号宽度及数目的决定，并且每一列均对应一个缓冲器，随着信号数目的增多，版图上所需的面积会比较大，还有信号经过缓冲器所造成的衰减，缓冲器上的增益失配、误差等也会加大列读出电路的固定模式噪声。
技术实现思路
本专利技术为解决现有技术图像信号处理电路中每一列图像均对应一个缓冲器，使得版图面积增大的问题，从而提供了一种减小版图面积的图像信号处理电路。为解决上述技术问题，本专利技术提供如下技术方案一种图像信号处理电路，包括复数个采样存储电路，用于对图像信号的电荷进行采样存储；复数个分时开关对，与所述复数个采样存储电路一一对应，并控制复数个采样存储电路输出采样信号；缓冲器，经过复数个分时开关对与所述复数个采样存储电路电连接，用于对复数个分时开关对输出的信号进行缓冲；开关电容放大器，对所述缓冲器输出的采样信号进行放大。与现有技术相比，本专利技术具有如下有益效果本专利技术提供的一种图像信号处理电路，复数个采样存储电路经过复数个分时开关对与同一个缓冲器连接，减小了版图面积，并且减小了每一列均对应一个缓冲器时列读出电路的固定模式噪声。附图说明图I是现有技术图像信号处理电路的原理图。图2是图I中图像信号处理电路的波形图。图3是本专利技术实施例图像信号处理电路的原理图。 图4是图3中图像信号处理电路的波形图。具体实施例方式为了使本专利技术所解决的技术问题、技术方案及有益效果更加清楚明白，以下结合附图及实施例，对本专利技术进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本专利技术，并不用于限定本专利技术。图3是本专利技术实施例图像信号处理电路的原理图；一种图像信号处理电路，包括复数个采样存储电路20，用于对图像信号的电荷进行采样存储；复数个分时开关对21，与所述复数个采样存储电路20 —一对应，并控制复数个采样存储电路输出采样信号；缓冲器22，经过复数个分时开关对与所述复数个采样存储电路20电连接，用于对复数个分时开关对21输出的信号进行缓冲；开关电容放大器23，对所述缓冲器22输出的采样信号进行放大。复数个采样存储电路经过复数个分时开关对与同一个缓冲器连接，减小了版图面积，并且减小了每一列均对应一个缓冲器时列读出电路的固定模式噪声。本实施例中采样存储电路20包括复位开*K_reset、信号开*K_singal、复位电容Cl、信号电容C2，所述复位开关K_reSet经过复位电容Cl连接至地信号，信号开关K_singal经过信号电容C2连接至地信号，复位开关K_reset和信号开关K_singal均连接图像信号作为所述采样存储电路20的输入端，复位开关K_reSet和复位电容Cl的节点是所述米样存储电路20的第一输出端,信号开关K_singal和信号电容C2的节点是所述米样存储电路20的第二输出端；所述采样存储电路20的第一输出端和第二输出端分别连接分时开关对21的两个输入端。本实施例中缓冲器22包括第一全差分运放U2、第一电容Cl I、第二电容C12、第一开关Kll和第二开关K12,第一全差分运放U2的第一输入端和第二输入端分别连接分时开关对21的两个输出端,第一电容Cll和第一开关Kll并联后连接第一全差分运放U2的第一输入端和第一输出端，第二电容C12和第二开关K12并联后连接第一全差分运放U2的第二输入端和第二输出端。在本实施例中第一电容Cll和第二电容C12相等,并且第一输入端是正输入端，第二输入端是负输入端，第一输出端是负输出端，第二输出端是正输出端。本实施例中开关电容放大器23包括第二全差分运放U3、第三电容C13、第四电容C14、第五电容C15、第六电容C16、第三开关K13和第四开关K14，所述第三电容C13和第四电容C14分别连接所述第二全差分运放U3的第一输入端和第二输入端,第五电容C15和第三开关K13并联后连接第二全差分运放U3的第一输入端和第一输出端,第六电容C16和第四开关K14并联后连接第二全差分运放U3的第二输入端和第二输出端。在本实施例中第三电容C13和第四电容C14相等，第五电容C15和第六电容C16相等。并且第一输入端是正输入端，第二输入端是负输入端，第一输出端是负输出端，第二输出端是正输出端。图4为图3中图像信号处理电路的波形图，以下结合图4详细说明工作原理 当复位开关!preset闭合时，一个复位信号电荷被稳定存储于复位开关所对应的第一电容Cl里，当信号开关K_signal闭合时，一个光学信号电荷被稳定存储于信号电平所对应的第二电容C2里；这样通过复位开关K_reSet和信号开关K_signal控制复位信号和图像信号存储在各自对应的电容里面，如图4中电容Cl和C2上的波形图。在分时开关对K3闭合时开始分时输出每列的信号，经过缓冲器22处理的信号开始输出给后续的开关电容放大器23处理，一旦第一开关Kll和第二开关K12处于低电平断开时，此时分时开关对K3闭合，采样存储电路20中电容里面的存储的电荷就被转移到缓冲器22的电容第一电容Cl I和第 二电容C12中，具体的信号波形及时序如图4所示。当第三开关K13和第四开本文档来自技高网...
【技术保护点】
【技术特征摘要】
1.一种图像信号处理电路，其特征在于，包括 复数个采样存储电路，用于对图像信号进行采样存储； 复数个分时开关对，与所述复数个采样存储电路一一对应，并控制复数个采样存储电路输出米样信号； 缓冲器，经过复数个分时开关对与所述复数个采样存储电路电连接，用于对复数个分时开关对输出的信号进行缓冲； 开关电容放大器，对所述缓冲器输出的采样信号进行放大。2.根据权利要求I所述的图像信号处理电路，其特征在于，所述采样存储电路包括复位开关、信号开关、复位电容、信号电容，所述复位开关经过复位电容连接至地信号，信号开关经过信号电容连接至地信号，复位开关和信号开关均连接图像信号作为所述采样存储电路的输入端，复位开关和复位电容的节点是所述采样存储电路的第一输出端，信号开关和 信号电容的节点是所述采样存储电路的第二输出端；所述采样存储电路的第一输出端和第二输出端分别连接分时开关对的两个输入端。3.根据权利要求I所述的图像信号处理电路，其特征在于，所述缓冲器包括第一全差分运放、第一电容、第二电容、第一开关和第二开关，所述第一全差分运放的第一输入端和第二输入端分别连接分时开关对的两个输出端，第一电容和第一开关并联后连接第一全差分运放的第一输入端和第一...
【专利技术属性】
技术研发人员：鲁军阁，张欣，傅璟军，胡文阁，
申请(专利权)人：比亚迪股份有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。