一种低噪声高分辨率小数分频合成器制造技术

本实用新型专利技术涉及一种低噪声高分辨率小数分频合成器，属移动通信小数分频合成器技术领域。它由频率合成芯片、FPGA可编程逻辑门阵列芯片、数模转换集成芯片、VCO压控振荡器、环路低通滤波器等构成，其特点是：FPGA可编程逻辑门阵列芯片分别连接、控制数模转换集成芯片和频率合成芯片；频率合成芯片包括三阶差异积分调制（∑－△）器、双模分频器等；三阶差异积分调制（∑－△）器可将噪声能量推向高频端，再经环路低通滤波滤除，有效降低相位噪声，小数杂散抑制性好。采用双模分频器、VCO压控振荡器，既提高了频率分辨率，又加快了锁定时间及频率转换速度，电路结构简单；功耗低，性价比高，工作稳定，一致性好；十分适合需要长时间加电工作的设备使用。（*该技术在2022年保护过期，可自由使用*）

【技术实现步骤摘要】

本技术涉及一种低噪声高分辨率小数分频合成器，属移动通信小数分频合成器

技术介绍
频率合成器在通信、电子技术等领域中已得到广泛的运用。因整数分频合成器不能同时满足对输出频率的高分辨率及转换速度快的要求，故一般采用小数分频合成器。传统的小数分频合成器会产生相位噪声，目前的解决办法是对相位误差直接进行补偿，这样做其一是会引入小数杂散，补偿不准确致使降噪效果差；其二是电路复杂，制造成本高。
技术实现思路
本技术的目的在于，提供一种采用三阶差异积分调制(E — A)器，避免引入小数杂散，有效降低相位噪声，电路结构简单，性价比高；解决现有技术对相位误差直接进行补偿会引入小数杂散、补偿不准确致使降噪效果差、电路复杂增加制造成本问题的低噪声高分辨率小数分频合成器。本技术是通过如下的技术方案来实现上述目的的该低噪声高分辨率小数分频合成器由频率合成芯片、FPGA可编程逻辑门阵列芯片、数模转换集成芯片、集成运算放大器、VCO压控振荡器、环路低通滤波器构成，其特征在于频率合成芯片的6 8脚和10脚分别与FPGA可编程逻辑门阵列芯片的35脚、33脚、32脚、90脚连接，其20脚连接基准频率发生器；FPGA可编程逻辑门阵列芯片的22脚、10 12脚、15 18脚通过导线与数模转换集成芯片的4 11脚连接，其9脚连接基准频率发生器；数模转换集成芯片的I脚与集成运算放大器的2脚连接，其16脚连接集成运算放大器的I脚；集成运算放大器的I脚即粗调电压输出端与VCO压控振荡器的正极偏压输入端连接；频率合成芯片的I脚即细调电压输出端与环路低通滤波器连接，环路低通滤波器的细调电压输出端连接VCO压控振荡器的负极偏压输入端；VC0压控振荡器的射频输出端与频率合成芯片的4脚连接。所述的频率合成芯片包括三阶差异积分调制(E — A)器、双模分频器、参考分频器、鉴相器；三阶差异积分调制(E — A)器的输出端与双模分频器连接，其输入端通过频率合成芯片的6 8脚、10脚连接FPGA可编程逻辑门阵列芯片的频率控制字输出端35脚、33脚、32脚、90脚；参考分频器的输入端分别与基准频率发生器、频率合成芯片的6 8脚、10脚连接；双模分频器的小数分频输出端及参考分频器的参考分频输出端均与鉴相器的输入端连接，双模分频器的输出端分别连接三阶差异积分调制(E — A)器、鉴相器，鉴相器的输出端与环路低通滤波器连接。本技术与现有技术相比的有益效果在于该低噪声高分辨率小数分频合成器采用三阶差异积分调制(E — A)器、双模分频器、鉴相器、VCO压控振荡器、环路低通滤波器等器件，利用差异积分调制(E — A)器将相位噪声频谱推向高频端，然后通过环路低通滤波器将其滤除；有效降低相位噪声、提高频率分辨率，杂散抑制性能满足指标要求。电路结构简单，性价比高；解决了现有技术对相位误差直接进行补偿会引入小数杂散、补偿不准确致使降噪效果差、电路复杂增加制造成本的问题。采用双模分频器、VCO压控振荡器，既提高了频率分辨率，又加快了锁定时间及频率转换速度，功耗低，效率高，在各种条件下工作均具有很好的稳定性和一致性；价格低廉，体积小巧，十分适合用于长时间加电工作的设备。附图说明附图I为一种低噪声高分辨率小数分频合成器的工作原理示意图；附图2为频率合成芯片的工作原理示意图；附图3为三阶差异积分调制(E — A)器的工作原理示意图；附图4为一阶差异积分调制(E — A)器的数学模型； 附图5为环路低通滤波器和VCO压控振荡器的工作原理及电路连接示意图。具体实施方式以下结合附图对本技术的实施方式进行详细描述该低噪声高分辨率小数分频合成器由频率合成芯片、FPGA可编程逻辑门阵列芯片、数模转换集成芯片、集成运算放大器、VCO压控振荡器、环路低通滤波器构成，其特征在于频率合成芯片的6 8脚和10脚分别与FPGA可编程逻辑门阵列芯片的35脚、33脚、32脚、90脚连接，其20脚连接基准频率发生器；FPGA可编程逻辑门阵列芯片的22脚、10 12脚、15 18脚通过导线与数模转换集成芯片的4 11脚连接，其9脚连接基准频率发生器；数模转换集成芯片的I脚与集成运算放大器的2脚连接，其16脚连接集成运算放大器的I脚；集成运算放大器的I脚即粗调电压输出端与VCO压控振荡器的正极偏压输入端连接；频率合成芯片的I脚即细调电压输出端与环路低通滤波器连接，环路低通滤波器的细调电压输出端连接VCO压控振荡器的负极偏压输入端；VC0压控振荡器的射频输出端与频率合成芯片的4脚连接。所述的频率合成芯片包括三阶差异积分调制(E — A)器、双模分频器、参考分频器、鉴相器；三阶差异积分调制(E — A)器的输出端与双模分频器连接，其输入端通过频率合成芯片的6 8脚、10脚连接FPGA可编程逻辑门阵列芯片的频率控制字输出端35脚、33脚、32脚、90脚；参考分频器的输入端分别与基准频率发生器、频率合成芯片的6 8脚、10脚连接；双模分频器的小数分频输出端及参考分频器的参考分频输出端均与鉴相器的输入端连接，双模分频器的输出端分别连接三阶差异积分调制(E — A)器、鉴相器；鉴相器的输出端与环路低通滤波器连接。(参见附图I 5)该低噪声高分辨率小数分频合成器各器件工作过程如下FPGA可编程逻辑门阵列芯片型号为XC3S100E ;基准频率发生器通过其9脚输入基准频率，使其能正常工作。根据工作频率，FPGA可编程逻辑门阵列芯片通过22脚、10 12脚、15 18脚给数模转换集成芯片4 11脚输送并行数据DBO DB7即粗调电压数据，同时，通过35、33、32和90脚给频率合成芯片送频率控制字LE、CE、DATA、CLK。数模转换集成芯片收到并行数据DBO DB7后，输出电压VWP至集成运算放大器的2脚，通过集成运算放大器的I脚又反馈给数模转换集成芯片的16脚，最终再通过集成运算放大器I脚输出模拟电压RFBACK即粗调电压至压控振荡器。VCO压控振荡器采用哈特莱型压控振荡器。粗调电压RFBACK是FPGA可编程逻辑门阵列芯片根据当前工作频率控制数模转换集成芯片后的输出电压。RFBACK粗调电压用于控制VCO压控振荡器的变容二极管组VD12 VD15的正极偏压，使VCO压控振荡器快速振荡到工作频率附近；细调电压VCOIN是由VCO压控振荡器输出的射频信号VC00UT，通过频率合成芯片处理输出并经过环路低通滤波器滤波后得到的，细调电压VCOIN可控制变容二极管组的负极偏压，使VCO压控振荡器锁定在工作频率。VCO压控振荡器锁定后的稳定的射频信号VCOOUT输出到频率合成芯片的4脚。环路低通滤波器是低频无源滤波器，用于滤除VCOIN细调电压的高频相位噪声及其它高频分量，以输出一个固定直流电压给VCO压控振荡器。为了进一步改善转换时间和频谱纯度，采用一定带宽的窄环路低通滤波器并使用较高Q值的滤波电容，将环路低通滤波器设计为四阶，即四阶式低频无源滤波器。频率合成芯片包括三阶差异积分调制(E — A)器、双模分频器、参考分频器、鉴 相器。频率合成芯片的6 8脚、10脚接收FPGA可编程逻辑门阵列芯片送来的频率控制字1^、041八、0^、0￡，这些控制字决定频率合成芯片的参考分频器、双模分频器的分频比。基准频率发生本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种低噪声高分辨率小数分频合成器，由频率合成芯片、FPGA可编程逻辑门阵列芯片、数模转换集成芯片、集成运算放大器、VCO压控振荡器、环路低通滤波器构成，其特征在于频率合成芯片的6 8脚和10脚分别与FPGA可编程逻辑门阵列芯片的35脚、33脚、32脚、90脚连接，其20脚连接基准频率发生器；FPGA可编程逻辑门阵列芯片的22脚、10 12脚、15 18脚通过导线与数模转换集成芯片的4 11脚连接，其9脚连接基准频率发生器；数模转换集成芯片的I脚与集成运算放大器的2脚连接，其16脚连接集成运算放大器的I脚；集成运算放大器的I脚即粗调电压输出端与VCO压控振荡器的正极偏压输入端连接；频率合成芯片的I脚即细调电压输出端与环路低通滤波器连接，环路低通滤波器的细调电压输出端连接V...

【专利技术属性】
技术研发人员：周艳，黄政伟，孙成松，
申请(专利权)人：湖北广兴通信科技有限公司，
类型：实用新型
国别省市：