本发明专利技术涉及一种超结器件的非平衡结终端结构。本发明专利技术的结终端结构的结终端区设置若干个掺杂浓度不同的均匀P柱，根据各处的横向电场分布情况从版图设计上进行相应调整P柱的有效离子注入面积，使达到击穿电压时P柱区完全耗尽，所有P柱均是在P柱掩膜板掩膜下同时注入，从而控制了结终端区的各P柱的受主离子总量，并通过多次外延多次离子注入之后进行长时间高温推结形成掺杂浓度不同的几个均匀的P柱。本发明专利技术可以有效地改善结终端器件的击穿电压特性，并且具有较短的结终端长度，使得器件的总体器件面积得到缩小，在相同的芯片面积上进一步减小了器件导通电阻。
【技术实现步骤摘要】
本专利技术属于半导体器件与エ艺制造领域，具体涉及ー种超结器件的非平衡结终端结构。
技术介绍
超结VDMOS是ー种发展迅速、应用广泛的新型功率半导体器件。它在普通垂直双扩散金属氧化物半导体(VDMOS)基础上，引入超结(Superjunction)结构，使之即具有VDMOS输入阻抗高、开关速度快、工作频率高、电压控制、热稳定性好、驱动电路简单，又克服了 VDMOS的导通电阻与击穿电压成2. 5次方关系急剧增加的缺点。目前超结VDMOS已广泛应用于电脑、手机、照明以及液晶或等离子电视机和游戏机等消费电子产品的电源或适配器。 1988 年，飞利浦公司的 D. J. Coe 申请美国专利(David J. Coe, High voltagesemiconductor device [P]. US Patent 4，754，310. 1988.),第一次给出了在横向高压MOSFET (LD M0SFET)中用交替的pn结结构代替传统功率器件中低掺杂漂移层作为电压支持层(耐压层)的方法。1993年，电子科技大学的陈星弼教授申请的美国专利(Xingbi Chen,semiconductor power devices with alternating conductivity type high—voltagebreakdown regions [P]. US Patent 5，216，275. 1993.)，提出了在纵向功率器件(尤其是纵向M0SFET)中用多个pn结结构作为漂移层的思想，并把这种结构称之为“复合缓冲层”(Composite Buffer Layer)。1995 年，西门子公司的 J. Tihanyi 申请的美国专利(TihanyiJ. Power MOSFET [P], US Patent 5，438，215. 1995.)，提出了类似的思路和应用。1997年Tatsuhiko等人在对上述概念的总结下,提出了“超结理论”。结合该理论，1998年Infineon公司首次推出了 Super junction VDM0S，也称为“CoolMOS ”，其P柱是采用多次外延和多次离子注入的方式实现的。“CoolMOS ”显著地降低了导通电阻。对于结終端技术，陈星弼院士指出，任何一种结终端技术都是在耗尽层内引入电荷。对于平面PN结来说，如果在P型耗尽区的表面引入一个正电荷，那么该电荷所产生的电场与冶金结处的电场方向相反，故削弱了该电荷靠近冶金结处的电场，不过同时该电荷也増加了远离结面处的电场。在超结器件的元胞区耐压层，通过P柱和N柱区的离子数目基本相等来保持电荷平衡，但是在结终端区，电场强度比元胞区小，使得P柱的受主离子无法完全电离，即P柱无法完全耗尽，并且由内到外这种情况越来越严重，而传统的超结器件结终端结构不能很好地承受较高的击穿电压。
技术实现思路
本专利技术所解决的技术问题是提供一种大大减小了结终端区域的面积，进而减小了整个器件的导通电阻的超结器件的非平衡结终端结构。为解决上述的技术问题，本专利技术采取的技术方案一种超结器件的非平衡结终端结构，其特殊之处在于所述的结终端结构的结终端区设置若干个掺杂浓度不同的均匀P柱。上述的超结器件的非平衡结终端结构的制造エ艺为根据各处的横向电场分布情况从版图设计上进行相应调整P柱的有效离子注入面积，使达到击穿电压时P柱区完全耗尽，所有P柱均是在P柱掩膜板掩膜下同时注入，从而控制了结终端区的各P柱的受主离子总量，并通过多次外延多次离子注入之后进行长时间高温推结形成掺杂浓度不同的几个均匀的P柱。上述的P柱的掩膜板上设置有不连续的阻挡图形，通过调整不同的P柱的阻挡图形的大小与数目，决定了 P柱的有效离子注入面积，而在掺杂浓度相同的P柱的结终端结构中，达到击穿电压时，各个P柱均有未耗尽区，在 非平衡结终端结构中阻挡图形的大小和数目与上述掺杂浓度相同的P柱的结终端结构中未耗尽区面积成正比。上述的阻挡图形为直径为O. 5^2um的圆形或正六边形的规则几何图形，并且在P柱掩膜板上均匀排布。上述的结终端结构的结终端区的P柱间的间距相等或者不等，其宽度与元胞区相同或者适当调整以更好地优化电场分布情况，使得达到击穿电压时，各P柱与N外延层相成的PN结的电场接近临界电场。与现有技术相比，本专利技术的有益效果 本专利技术可以有效地改善结终端器件的击穿电压特性，并且具有较短的结终端长度，使得器件的总体器件面积得到縮小，在相同的芯片面积上进一步减小了器件导通电阻。附图说明图I是本专利技术的P柱掩膜板俯视示意 图2是本专利技术的结终端结构的P柱掩膜板示意 图3是本专利技术的结终端结构的剖面示意 图4是本专利技术的结终端结构的掺杂浓度示意图。具体实施例方式下面结合附图和具体实施方式对本专利技术进行详细说明。本专利技术的结终端结构形成了ー种非平衡结构，即结终端区的P柱掺杂浓度不再与兀胞区的P柱掺杂浓度分布相同，而是根据各处的横向电场分布情况利用横向变掺杂方法进行相应调整P柱有效离子注入面积，从而减小结终端区的P柱的离子注入的总量，由于多次外延多次注入エ艺外延层形成以后进行高温长时间的推结，使得P柱形成均匀的受主离子掺杂浓度降低的P柱。在超结器件将要达到击穿电压时，使得结终端区的P柱的受主离子完全电离，即P柱完全耗尽，电场分布较常规超结结终端更加均匀合理，从而可以用更小的结终端面积来承受相同的击穿电压。參见图1，本专利技术的P柱掩膜板的中间的条形区域为元胞区，周围的环形区为结终端区，结终端区可以有五个或更多个P柱与表面的场板，场限环等结构组成。參见图2，在P柱掩膜板中形成不连续的阻挡图形，通过不同的P柱的调整阻挡图形的大小与数目，就可以有效地控制P柱的受主离子数目，最后通过高温长时间的推结形成均匀掺杂的P柱，其中的最左侧的P柱与其表面附近的p_阱等结构构成主结，其P柱浓度与元胞区的浓度相同，第二到第五个P柱的版图皆有均匀分布的不连续的阻挡图形存在，其大小与数目取决于各个P柱的电场强度，并决定了 P柱离子注入的有效面积，通过调整这些数目可以有效地控制受主离子的数量，从而达到了得到受主离子浓度不同的P柱的目的。通过调整不同的P柱的阻挡图形的大小与数目，决定了 P柱的有效离子注入面积，而在掺杂浓度相同的P柱的结终端结构中，达到击穿电压时，各个P柱均有未耗尽区，在非平衡结终端结构中阻挡图形的大小和数目与上述掺杂浓度相同的P柱的结终端结构中未耗尽区面积成正比。阻挡图形为直径为O. 5^2um的圆形或正六边形的规则几何图形，并且在P柱掩膜板上均匀排布。參见图3，其中虚线左侧为超结器件的元胞区，右侧为结終端区，结终端区的P柱的间距可以相等也可以不等，其宽度可以与元胞区相同，也可以适当调整以更好地优化电场分布情况，其中所有的P柱是通过多次外延多次离子注入之后进行长时间高温推结形成。參见图4，元胞区和主结的P柱掺杂浓度相同，但是结终端的第二到第五个P柱的掺杂浓度随着各处电场的强度进行了相应的优化调整。实施例 用具有超结结构的MOSFET来说明，但本专利技术不局限于MOSFET。一、在电阻率为0.001Q cm的N+硅片衬底上生长9μπι的N外延层，然后使用P柱掩膜板掩膜高能硼离子注入，如此重复四次，并进行一次高温长时间推结，形成连续的P柱，N外延本文档来自技高网...
【技术保护点】
【技术特征摘要】
1.一种超结器件的非平衡结终端结构，其特征在于所述的结终端结构的结终端区设置若干个掺杂浓度不同的均匀P柱。2.根据权利要求I所述的超结器件的非平衡结终端结构的制造エ艺，其特征在于所述的制造エ艺为根据各处的横向电场分布情况从版图设计上进行相应调整P柱的有效离子注入面积，使达到击穿电压时P柱区完全耗尽，所有P柱均是在P柱掩膜板掩膜下同时注入，从而控制了结终端区的各P柱的受主离子总量，并通过多次外延多次离子注入之后进行长时间高温推结形成掺杂浓度不同的几个均匀的P柱。3.根据权利要求I所述的超结器件的非平衡结终端结构，其特征在于所述的P柱的掩膜板上设置有不连续的阻挡图形，通过调整不同的P柱的阻挡图形的大小与数目...
【专利技术属性】
技术研发人员：姜贯军，
申请(专利权)人：西安龙腾新能源科技发展有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。