半导体器件制造方法以及存储器制造方法技术

本发明专利技术提供用于90nm嵌入式闪存的半导体器件制造方法以及存储器制造方法。形成第一介质层、第一传导层、第二介质层、第二传导层以及第一刻蚀阻挡层。在第一器件区域内的第一刻蚀阻挡层上开窗口并去除覆盖衬底上第一器件区域外部分表面的第一刻蚀阻挡层，并在上述刻蚀侧壁形成第一隔离介质层。以第一刻蚀阻挡层及第一隔离介质层作掩膜，刻蚀至暴露出衬底表面，得到位于结构表面的第一沟槽。沉积第三传导层。去除第二器件区域表面的第三传导层以及第三隔离介质层。沉积隔离介质和传导材料，以在第二器件区域表面上重新形成第三传导层以及第三隔离介质层，在第一器件区域表面上形成附加传导层以及附加隔离介质层。沉积第二刻蚀阻挡层和第三刻蚀阻挡层。

【技术实现步骤摘要】
半导体器件制造方法以及存储器制造方法
本专利技术涉及半导体制造领域，更具体地说，本专利技术涉及一种包括分栅式结构以及MOS晶体管的半导体器件的制造方法、以及采用该半导体器件制造方法的存储器制造方法，所述半导体器件制造方法以及存储器制造方法尤其适用于90nm嵌入式闪存。
技术介绍
闪存以其便捷，存储密度高，可靠性好等优点成为非挥发性存储器中研究的热点。从二十世纪八十年代第一个闪存产品问世以来，随着技术的发展和各类电子产品对存储的需求，闪存被广泛用于手机，笔记本，掌上电脑和U盘等移动和通讯设备中，闪存为一种非易变性存储器，其运作原理是通过改变晶体管或存储单元的临界电压来控制门极通道的开关以达到存储数据的目的，使存储在存储器中的数据不会因电源中断而消失，而闪存为电可擦除且可编程的只读存储器的一种特殊结构。如今闪存已经占据了非挥发性半导体存储器的大部分市场份额，成为发展最快的非挥发性半导体存储器。然而现有的闪存在迈向更高存储密度的时候，由于受到编程电压的限制，通过缩小器件尺寸来提高存储密度将会面临很大的挑战，因而研制高存储密度的闪存是闪存技术发展的重要推动力。传统的闪存在迈向更高存储密度的时候，由于受到结构的限制，实现器件的编程电压进一步减小将会面临着很大的挑战。一般而言，闪存为分栅结构或堆叠栅结构或两种结构的组合。分栅式闪存由于其特殊的结构，相比堆叠栅闪存在编程和擦除的时候都体现出其独特的性能优势，因此分栅式结构由于具有高的编程效率，字线的结构可以避免“过擦除”等优点，应用尤为广泛。但是由于分栅式闪存相对于堆叠栅闪存多了一个字线从而使得芯片的面积也会增加，为了把较高组装密度的存储器单元引进半导体存储器件，存储器件电路的设计布局也必须随之而采用越来越小的尺寸。为了解决由存储器单元的高密度组装所引起的各种问题，必须改进半导体存储器件的结构。此外，在存储器件结构改进的同时，由于存储器阵列中每一位线须连接一导电金属接触线，因此在圆片上一定要有相当高密度的金属线。而增高单元的密度将会增加金属线的密度，如此在制造上很困难，因为所需的遮蔽和刻蚀步骤将需要产生非常细致的线。因此，通过增加存储器单元数量的方式增加其密度的方案对工艺的要求非常的高，不适合普及和推广。
技术实现思路
本专利技术所要解决的技术问题是针对现有技术中存在上述缺陷，提供一种半导体器件制造方法以及存储器制造方法，其能够在保持芯片的电学隔离性能不变的情况下，有效地缩小芯片的面积，同时也可以避免过擦除的问题，在提高存储器阵列密度、保障引出电极质量的同时，完成存储器引出电极与芯片上其他半导体器件引出电极的制备，并且能够有效地制造包含分栅式结构以及任意厚度栅氧的MOS晶体管的结构。根据本专利技术的第一方面，提供了一种半导体器件制造方法，所述半导体器件包括分栅式结构以及MOS晶体管，其特征在于所述半导体器件制造方法包括：(1)提供一半导体衬底，其上具有第一器件区域和第二器件区域；(2)在所述半导体衬底上依次形成第一介质层、第一传导层、第二介质层、第二传导层以及第一刻蚀阻挡层；(3)在所述第一器件区域内的第一刻蚀阻挡层上开窗口并去除覆盖半导体衬底上第一器件区域外部分表面的第一刻蚀阻挡层，并在上述刻蚀侧壁形成第一隔离介质层；(4)以所述第一刻蚀阻挡层及第一隔离介质层作掩膜，刻蚀至暴露出所述半导体衬底表面，得到位于半导体结构表面的第一沟槽；(5)在步骤(4)得到的结构表面沉积第三传导层；(6)去除第二器件区域表面的第三传导层以及第三隔离介质层；(7)在步骤(6)所得到的半导体结构表面依次沉积隔离介质和传导材料，从而在第二器件区域表面上重新形成第三传导层以及第三隔离介质层，此外在第一器件区域表面上形成附加传导层以及附加隔离介质层；(8)在步骤(7)得到的结构表面依次沉积第二刻蚀阻挡层和第三刻蚀阻挡层；(9)去除覆盖第一器件区域表面的第三刻蚀阻挡层、第二刻蚀阻挡层、附加传导层以及附加隔离介质层，并平坦化至暴露出所述第一刻蚀阻挡层表面；(10)在所述第一沟槽内填充的第三传导层表面覆盖第四刻蚀阻挡层，并以此为掩膜，去除覆盖结构表面的第一刻蚀阻挡层和第三刻蚀阻挡层；(11)以所述第四刻蚀阻挡层为掩膜，在所述半导体衬底上的第一器件区域域进行刻蚀至暴露出所述半导体衬底表面；(12)光刻构图去除所述第一器件区域外多余的第二传导层和第三隔离介质层，形成与外电源连接的电极。优选地，所述第一器件区域的第三隔离介质层的厚度不同于所述第二器件区域的附加隔离介质层的厚度。优选地，所述步骤(2)包括形成STI浅沟槽隔离结构的步骤，其具体包括：(201)在所述半导体衬底上依次形成第一介质层、第一传导层、STI刻蚀阻挡层；(202)在所述STI刻蚀阻挡层上开窗口，依次刻蚀第一传导层、第一介质层及部分半导体衬底形成第STI沟槽；(203)在所述STI沟槽中填充绝缘材料，并去除所述STI刻蚀阻挡层及多余的填充材料，得到STI浅沟槽隔离结构；(204)在步骤(203)得到的结构表面依次形成第二介质层、第二传导层和第一刻蚀阻挡层。优选地，所述步骤(4)包括：(401)刻蚀所述第二传导层、第二介质层至暴露出第一传导层表面；(402)在所述第二传导层侧壁形成第二隔离介质层；(403)刻蚀所述第一传导层、第一介质层至暴露出所述半导体衬底表面；(404)在所述第一传导层、第一介质层侧壁及第一隔离介质层、第二隔离介质层、暴露出的半导体衬底表面形成第三隔离介质层。优选地，所述第一介质层为栅氧化层，其厚度为优选地，所述第二介质层、第二隔离介质层均为绝缘介质层，其介质材料为二氧化硅、氮化硅、氮氧化硅、含碳硅氧化物中的一种或任意几种的复合结构；其中，所述第二介质层厚度为所述第二隔离介质层在沟道长度方向的宽度范围为优选地，所述第三隔离介质层为隧穿氧化层，其介质材料为氧化硅或氮化硅或二者的复合结构，其在沟道长度方向的宽度范围为其厚度为优选地，所述第一传导层介质材料为多晶硅或氮化硅或具有导电性的纳米晶体材料；所述第二传导层介质材料为多晶硅或金属；所述第三传导层介质材料为多晶硅或金属。优选地，所述第一刻蚀阻挡层、第三刻蚀阻挡层介质材料为氮化硅。优选地，所述第一隔离介质层、第二刻蚀阻挡层、第四刻蚀阻挡层均为二氧化硅。优选地，所述填充在第一沟槽内的第三传导层作为字线，并同时形成存储器单元的栅极；所述步骤(9)中剩余的第一传导层、第二传导层分别作为存储器的浮栅和控制栅。根据本专利技术的第二方面，提供了一种存储器制造方法，所述存储器包括分栅式结构以及MOS晶体管，其特征在于所述存储器是通过根据本专利技术的第一方面所述的半导体器件制造方法制成的。本专利技术的技术效果是，该存储器制备方法通过使两个存储位单元共享使用同一个字线，以对字线，两个控制栅以及存储器源漏极区域施加不同的工作电压实现对存储位单元的读取、擦除以及采用热电子注入方式进行的编程动作。该方法中，共享字线的存储器使得分栅式闪存其能够在保持芯片的电学隔离性能不变的情况下，有效地缩小芯片面积，同时也可以避免过擦除的问题。此外，本专利技术提供的存储器制备方法在不对存储器引出电极造成损伤和影响的情况下，同时实现了芯片上其他半导体器件引出电极的制备，且并不增加工艺步骤和工艺难度。并且，能够有效地制造包含分栅式结构以及任意本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体器件制造方法，所述半导体器件包括分栅式结构以及MOS晶体管，其特征在于所述半导体器件制造方法包括：(1)提供一半导体衬底，其上具有第一器件区域和第二器件区域；(2)在所述半导体衬底上依次形成第一介质层、第一传导层、第二介质层、第二传导层以及第一刻蚀阻挡层；(3)在所述第一器件区域内的第一刻蚀阻挡层上开窗口并去除覆盖半导体衬底上第一器件区域外部分表面的第一刻蚀阻挡层，并在剩余的第一刻蚀阻挡层侧壁形成第一隔离介质层；(4)以所述第一刻蚀阻挡层及第一隔离介质层作掩膜，刻蚀至暴露出所述半导体衬底表面，得到位于半导体结构表面的第一沟槽；所述步骤(4)包括：(401)刻蚀所述第二传导层、第二介质层至暴露出第一传导层表面；(402)在所述第二传导层侧壁形成第二隔离介质层；(403)刻蚀所述第一传导层、第一介质层至暴露出所述半导体衬底表面；(404)在所述第一传导层、第一介质层侧壁及第一隔离介质层、第二隔离介质层、暴露出的半导体衬底表面形成第三隔离介质层；(5)在步骤(4)得到的结构表面沉积第三传导层；(6)去除第二器件区域表面的第三传导层以及第三隔离介质层；(7)在步骤(6)所得到的半导体结构表面依次沉积隔离介质和传导材料，从而在第二器件区域表面上重新形成第三传导层以及第三隔离介质层，此外在第一器件区域表面上形成附加传导层以及附加隔离介质层；(8)在步骤(7)得到的结构表面依次沉积第二刻蚀阻挡层和第三刻蚀阻挡层；(9)去除覆盖第一器件区域表面的第三刻蚀阻挡层、第二刻蚀阻挡层、附加传导层以及附加隔离介质层，并平坦化至暴露出所述第一刻蚀阻挡层表面；(10)在所述第一沟槽内填充的第三传导层表面覆盖第四刻蚀阻挡层，并以此为掩膜，去除覆盖结构表面的第一刻蚀阻挡层和第三刻蚀阻挡层；(11)以所述第四刻蚀阻挡层为掩膜，在所述半导体衬底上的第一器件区域进行刻蚀至暴露出所述半导体衬底表面；(12)光刻构图去除所述第一器件区域外多余的第二传导层和第三隔离介质层，形成与外电源连接的电极。2.根据权利要求1所述的半导体器件制造方法，其特征在于，所述第一器件区域的第三隔离介质层的厚度不同于所述第二器件区域的附加隔离介质层...

【专利技术属性】
技术研发人员：顾靖，李冰寒，
申请(专利权)人：上海宏力半导体制造有限公司，
类型：发明
国别省市：