本发明专利技术提供了一种具有静电防护能力的集成电路，其具有较佳的静电防护能力并且能降低电路布局面积，该集成电路包含有：一内部电路、一第一连接垫以及至少一第一阻抗匹配单元。该第一阻抗匹配单元耦接于该内部电路与该第一连接垫之间，并且该第一阻抗匹配单元包含有：一第一开关单元以及一第一电阻单元。该第一开关单元耦接于该内部电路，以及该第一电阻单元耦接于该第一开关单元与该第一连接垫之间，其中该第一电阻单元具有一第一端点及一第二端点，该第一端点直接电连接于该第一连接垫，以及该第二端点耦接于该第一开关单元。
【技术实现步骤摘要】
本专利技术涉及ー种集成电路，尤指ー种具有较佳的静电防护能力并且能降低电路布局面积的集成电路。
技术介绍
请參考图1，图I所示出的为ー种传统的集成电路100的简化方块示意图，其中集成电路100应用于一通讯装置中。如图I所示，集成电路100包含有一内部电路102、一连接垫104、一第二电阻单元106以及两个阻抗匹配単元110，其中这两个阻抗匹配単元110彼此并联。第二电阻单元106耦接于内部电路102与连接垫104之间以及并联于这两个阻抗匹配単元110，每ー个阻抗匹配単元110均耦接于内部电路102与连接垫104之间，并且每ー个阻抗匹配単元110均包含有一开关单元112以及ー第一电阻单元114。第一电阻単元114耦接于开关单元112与内部电路102之间，而开关单元112直接电连接于连接垫104，因此，传统的集成电路100具有良好的线性度，然而，当静电打入连接垫104的时候，开关单元112会直接受到伤害。另外，当开关单元112由一 MOS开关来实现吋，由于开关単元112直接电连接至连接垫104，所以需要使用符合静电防护规则的方式来布局，如此ー来，开关单元112以MOS开关所实现时就会需要很大的面积。请參考图2，图2所示出的为另ー种传统的集成电路200的简化方块示意图，其中集成电路200也是应用于一通讯装置中。如图2所示，集成电路200包含有一内部电路202、一第一连接垫204、一第二连接垫206、两个第一阻抗匹配単元210、两个第二阻抗匹配単元220、一第三开关单元230、一第三电阻单元240以及ー第四电阻单元250，其中这两个第一阻抗匹配単元210彼此并联，以及这两个第二阻抗匹配単元220彼此并联。每ー个第一阻抗匹配単元210均耦接于内部电路202与第一连接垫204之间，并且每ー个第一阻抗匹配単元210均包含有一第一开关单元212以及ー第一电阻单元214，其中第一开关单元212直接电连接于第一连接垫204。每ー个第二阻抗匹配单元220均耦接于内部电路202与第二连接垫206之间，并且每ー个第二阻抗匹配単元220均包含有一第二开关单元222以及ー第二电阻单元224，其中第二开关单元222直接电连接于第二连接垫206。同样地，当静电打入第一连接垫204的时候，第一开关单元212会直接受到伤害，而当静电打入第二连接垫206的时候，第二开关单元222会直接受到伤害。此外，当第一开关单元212以及第ニ开关单元222分别由一 MOS开关来实现吋，由于第一开关单元212以及第二开关单元222分别直接电连接至第一连接垫204以及第二连接垫206，所以需要使用符合静电防护规则的方式来布局，如此ー来，第一开关单元212以及第二开关单元222分别以MOS开关所实现时就会需要很大的面积。另外，传统的集成电路200在某些省电模式下可以关闭内部电路202，并且利用第三开关单元230来达到校正阻抗的功能，其中第三开关单元230的耗电量比较低，然而，由于两个第一阻抗匹配単元210以及第三电阻单元240彼此并联之后的电阻值很小，以及两个第二阻抗匹配単元220以及第四电阻单元250彼此并联之后的电阻值也很小，当静电打入第一连接垫204与/或第二连接垫206的时候，第三开关单元230很容易就会直接受到伤害。
技术实现思路
有鉴于此，本专利技术的目的之ー在于提供一种可以具有较佳的静电防护能力并且能降低电路布局面积的集成电路，以解决上述的问题。依据本专利技术的权利要求书，其揭露ー种集成电路，该集成电路包含有一内部电路、一第一连接垫以及至少ー第一阻抗匹 配単元。该第一阻抗匹配单元耦接于该内部电路与该第一连接垫之间，并且该第一阻抗匹配単元包含有一第一开关单元以及ー第一电阻単元。该第一开关单元耦接于该内部电路，以及该第一电阻单元耦接于该第一开关单元与该第一连接垫之间，其中该第一电阻单元具有一第一端点及一第二端点，该第一端点直接电连接于该第一连接垫，以及该第二端点耦接于该第一开关单元。综上所述，本专利技术所提供的集成电路具有较佳的静电防护能力并且能降低电路布局面积。附图说明图I所示出的为ー种传统的集成电路的简化方块示意图。图2所示出的为另ー种传统的集成电路的简化方块示意图。图3所示出的为本专利技术的一第一实施例的集成电路的简化方块示意图。图4所示出的为本专利技术的一第二实施例的集成电路的简化方块示意图。图5所示出的为图4中第一阻抗匹配单元的静电防护能力以及线性度的变化与第一电阻单元的电阻值Rl以及第二电阻单元的电阻值R2的变化之间的关系图。图6所示出的为本专利技术的一第三实施例的集成电路的简化方块示意图。图7所示出的为本专利技术的一第四实施例的集成电路的简化方块示意图。图8所示出的为本专利技术的一第五实施例的集成电路的简化方块示意图。图9所示出的为本专利技术的一第六实施例的集成电路的简化方块示意图。图10所示出的为本专利技术的一第七实施例的集成电路的简化方块示意图。图11所示出的为本专利技术的一第八实施例的集成电路的简化方块示意图。主要元件符号说明100:集成电路102:内部电路104:连接垫106:第二电阻单元110:阻抗匹配単元112:开关单元114:第一电阻单元200:集成电路202:内部电路204:第一连接垫206 :第二连接垫210 :第一阻抗匹配単元212:第一开关单元214:第一电阻单元220 :第二阻抗匹配単元222 :第二开关单元224:第二电阻单元230:第三开关单元240:第三电阻单元250:第四电阻单元300:集成电路302:内部电路304 :第一连接垫310 :第一阻抗匹配単元312:第一开关单元314:第一电阻单元316:第二电阻单元318 :第三电阻单元400:集成电路402:内部电路404 :第一连接垫406 :第二连接垫 410 :第一阻抗匹配単元412 :第一开关单元414:第一电阻单元416:第二电阻单元420 :第二阻抗匹配単元422 :第二开关单元424:第四电阻单元426:第八电阻单元430:第三开关单元440:第四开关单元450 :第三电阻单元452 :第七电阻单元460:第五电阻单元462:第六电阻单元具体实施例方式在本说明书以及后续的权利要求书当中使用了某些词汇来指称特定的元件，而所属领域中的普通技术人员应可理解，硬件制造商可能会用不同的名词来称呼同一个元件，本说明书及后续的权利要求书并不以名称的差异来作为区分元件的方式，而是以元件在功能上的差异来作为区分的准则，在通篇说明书及后续的权利要求当中所提及的“包含有”为一开放式的用语，故应解释成“包含有但不限定干”，此外，“耦接” 一词在此包含有任何直接及间接的电气连接手段，因此，若文中描述ー第一装置耦接于一第二装置，则代表该第一装置可以直接电气连接于该第二装置，或通过其它装置或连接手段间接地电气连接至该第二装置。请參考图3，图3所示出的为本专利技术的一第一实施例的集成电路300的简化方块示意图，其中集成电路300可以应用于一通讯装置中。如图3所示，集成电路300包含有一内部电路302、一第一连接垫304以及两个第一阻抗匹配単元310，其中这两个第一阻抗匹配単元310彼此并联。每ー个第一阻抗匹配単元310均耦接于内部电路302与第一连接垫304之间，并且每ー个第一阻抗匹配単元310均包含有一第一开关本文档来自技高网...
【技术保护点】
【技术特征摘要】
1.ー种集成电路，包含有 一内部电路； 一第一连接垫； 至少ー第一阻抗匹配単元，耦接于所述内部电路与所述第一连接垫之间，所述第一阻抗匹配単元包含有 一第一开关单元，耦接于所述内部电路；以及 一第一电阻单元，耦接于所述第一开关单元与所述第一连接垫之间，其中所述第一电阻単元具有一第一端点及一第二端点，所述第一端点直接电连接于所述第一连接垫，以及所述第二端点耦接于所述第一开关单元。2.根据权利要求I所述的集成电路，其中，当所述第一开关单元为非导通状态时，所述第一电阻单元的所述第二端点没有直接电接于所述内部电路。3.根据权利要求I所述的集成电路，其中，所述第一阻抗匹配单元还包含有 一第二电阻单元，耦接于所述第一开关单元与所述内部电路之间。4.根据权利要求I所述的集成电路，其中，所述第一电阻单元的电阻值与所述第二电阻単元的电阻值的总和为一固定值。5.根据权利要求4所述的集成电路，其中，所述第一阻抗匹配単元的线性度以及静电防护能力通过调整所述第一电阻单元的电阻值与所述第二电阻单元的电阻值的一比值来决定；当所述比值被往上调整时，所述第一阻抗匹配単元的线性度会降低以及所述第一阻抗匹配単元的静电防护能力会提升，以及当所述比值被往下调整时，所述第一阻抗匹配单元的线性度会提升以及所述第一阻抗匹配単元的静电防护能力会降低。6.根据权利要求I所述的集成电路，其包含有多个第一阻抗匹配単元，其中，所述多个第一阻抗匹配単元彼此并联，且每一第一阻抗匹配単元的所述第一电阻单元具有相同的电阻值。7.根据权利要求I所述的集成电路,还包含有 一第二连接垫； 至少ー第二阻抗匹配単元，耦接于所述内部电路与所述第二连接垫之间，所述第二阻抗匹配単元包含有 一第二开关单元，耦接于所述内部电路；以及 一第二电阻单元，耦接于所述第二开关单元与所述第二连接垫之间，其中，所述第二电阻単元具有一第一端点及一第二端点，所述第一端点直接电连接至所述第二连接垫，以及所述第二端点耦接至所述第二开关单元；以及 一第三开关单元，直接电连接于所述第一电阻单元的所述第二端点以及所述第二电阻単元的所述第二端点之间。8.根据权利要求7所述的集成电路，其包含有多个第一阻抗匹配单元以及多个第二阻抗匹配単元，其中，所述多个第一阻抗匹配単元彼此并联，以及所述多个第二阻抗匹配単元彼此并联。9.根据权利要求7所述的集成电路，其中，所述第一阻抗匹配单元还包含有一第三电阻単元，耦接于所述第一开关单元与所述内部电路之间；以及所述第二阻抗匹配单元还包含有一第四电阻单元，耦接于所述第二开关单元与所述内部电路之间。10.根据权利要求I所述的集成电路，还包含有 一第三电阻单元，耦接于所述内部电路与所述第一连接垫之间以及并联于所述第一阻抗匹配単元。11.根据权利要求10所述的集成电路，还包含有 一第二连接垫； 至少ー第二阻抗匹配単元，耦接于所述内部电路与所述第二连接垫之间...
【专利技术属性】
技术研发人员：吴健铭，刘凯尹，
申请(专利权)人：瑞昱半导体股份有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。