读放大器制造技术

本发明专利技术涉及一种读放大器和一种电路，该电路包括：第一节点、第二节点、读放大器、至少一个第一晶体管、至少一个第二晶体管、以及第一控制电路和第二控制电路中的一个或者两者结合。将第一控制电路配置为生成用于至少一个第一晶体管的至少一个第一栅极的第一控制信号。第一控制信号能够提供低于第一工作电压的第一电压电平。将第二控制电路配置为生成用于至少一个第二晶体管的至少一个第二栅极的第二控制信号。第二控制信号能够具有高于第二工作电压的第二电压电平。

【技术实现步骤摘要】

本专利技术涉及读放大器。
技术介绍
将读放大器大量用在嵌入式动态随机存取存储器(eDRAM)中。在某些应用中，来自读放大器的泄漏电流约占在存储器中的总泄漏量的30%。因此，需要减小泄漏电流。
技术实现思路
为解决上述问题，本专利技术提供了一种电路，包括第一节点，被配置为接收第一エ作电压；第二节点，被配置为接收第二工作电压；读放大器，具有第一电源电压节点和第二电源电压节点；至少ー个第一晶体管，具有至少ー个第一漏极、至少ー个第一源极、以及至 少ー个第一栅极，至少ー个第一漏极连接至第一电源电压节点，至少ー个第一源极配置为接收第一工作电压；至少ー个第二晶体管，具有至少ー个第二漏极，至少ー个第二源极、以及至少ー个第二栅极，至少ー个第二漏极连接至第二电源电压节点，至少ー个第二源极配置为接收第二工作电压；以及以下电路中的至少ー个第一控制电路，被配置为生成用于至少ー个第一栅极的第一控制信号，第一控制信号能够具有低于第一工作电压的第一电压电平；以及第二控制电路，被配置为生成用于至少ー个第二栅极的第二控制信号，第二控制信号能够具有高于第二工作电压的第二电压电平。其中，第一控制电路包括第一控制PMOS晶体管，具有第一控制PMOS漏极、第一控制PMOS源极、以及第ー控制PMOS栅极；第一控制第一 NMOS晶体管，具有第一控制第一 NMOS漏极、第一控制第一 NMOS源扱、以及第ー控制第一 NMOS栅极；以及第ー控制第二 NMOS晶体管，具有第一控制第二 NMOS漏极、第一控制第二 NMOS源极、以及第ー控制第二 NMOS栅极，其中，第一控制PMOS源极连接至第一电源电压源；第ー控制PMOS漏极连接至第一控制第一NMOS漏极和第一控制第二 NMOS漏极,并且被配置为提供第一控制信号；第一控制第一 NMOS源极连接至第二电源电压源；第一控制第二 NMOS源极连接至第三电源电压源；以及第三电源电压源能够提供小于第一工作电压的电压；第二控制电路包括第二控制NMOS晶体管，具有第二控制NMOS漏极、第二控制NMOS源极、以及第ニ控制NMOS栅极；第二控制第一 PMOS晶体管，具有第二控制第一 PMOS漏极、第二控制第一 PMOS源极、以及第ニ控制第一 PMOS栅极；以及第ニ控制第二 PMOS晶体管，具有第二控制第二 PMOS漏极、第二控制第二 PMOS源扱、以及第ニ控制第二PMOS栅极，其中，第二控制第一PMOS源极连接至第一电源电压源；第ニ控制第一 PMOS漏极连接至第二控制NMOS漏极和第二控制第二 PMOS源扱，并且被配置为提供第二控制信号；第二控制第二 PMOS源极连接至第四电源电压源；第ニ控制NMOS源极连接至第二电源电压源；以及第四电源电压源能够提供高于第二工作电压的电压。其中，第一控制PMOS栅极、第一控制第一 NMOS栅极、第一控制第二匪OS栅极、第ニ控制NMOS栅极、第二控制第一 PMOS栅极、以及第ニ控制第二 PMOS栅极中的每ー个连接至不同的相应控制信号。其中，第三电源电压源和第四电源电压源被设置在动态随机存取存储器中。其中，电路被配置为满足以下条件中的至少ー个当第一控制信号的第一电压电平小于第一工作电压时，基于通过至少ー个第一晶体管的第一泄漏电流选择至少ー个第一晶体管中的第一数量的第一晶体管；以及当第二控制信号的第二电压电平大于第二工作电压时，基于通过至少ー个第二晶体管的第二泄漏电流选择至少ー个第二晶体管中的第二数量的第二晶体管。其中，电路被配置为满足以下条件中的至少ー个当第一控制信号的第一电压电平小于第一工作电压时，在至少ー个第一栅极和至少ー个第一源极之间的第一压降被配置为与在至少ー个第一栅极和至少ー个第一源极之间的第一预定压降相关；以及当第二控制信号的第二电压电平大于第二工作电压时，在至少ー个第二栅极和至少ー个第二源极之间的第二压降被配置为与在至少ー个第二栅极和至少ー个第二源极之间的第二预定压降相关。 该电路进ー步包括第一多个存储単元，连接至一对数据线中的第一数据线；以及第ニ多个存储単元，连接至ー对数据线中的第二数据线。此外，还提供了ー种方法，包括将存储単元与第一数据线电断开；使读放大器截止，读放大器连接至第一数据线并且具有第一电源电压节点和第二电源电压节点；将第一控制信号驱动至第一控制第一电压电平；将第二控制信号驱动至第二控制第一电压电平；以及实施以下步骤中的至少ー个将第一控制信号驱动至低于第一控制第一电压电平的第ー控制第二电压电平；以及将第二控制信号驱动至高于第二控制第一电压电平的第二控制第二电压电平，其中，第一控制信号用于连接至第一电源电压节点的至少ー个第一晶体管的至少ー个栅极；以及第二控制信号用于连接至第二电源电压节点的至少ー个第二晶体管的至少ー个栅极。该方法进ー步包括将第一控制第一电压电平从第一电压源传递至第一控制信号，从而将第一控制信号驱动至第一控制第一电压电平；将第二控制第一电压电平从第二电压源传递至第二控制信号，从而将第二控制信号驱动至第二控制第一电压电平；以及以下步骤中的至少ー个将第一控制第二电压电平从第三电压源传递至第一控制信号，从而将第一控制信号驱动至第一控制第二电压电平；以及将第二控制第二电压电平从第四电压源传递至第二控制信号，从而将第二控制信号驱动至第二控制第二电压电平。其中，满足以下条件中的至少ー个当第一控制第二电压电平低于第一控制第一电压电平时，基于第一泄漏电流，至少ー个第一晶体管包括第一数量的第一晶体管；以及当第二控制第二电压电平高于第二控制第一电压电平时，基于第二泄漏电流，至少ー个第二晶体管包括第二数量的第二晶体管。其中，满足以下条件中的至少ー个基于在至少ー个第一晶体管的至少ー个栅极和至少ー个源极之间的第一预定压降来确定第一控制第二电压电平；以及基于在至少ー个第二晶体管的至少ー个栅极和至少ー个源极之间的第二预定压降来确定第二控制第二电压电平。其中，第一控制信号是基于第一电路生成的，第一电路包括第一控制PMOS晶体管，具有第一控制PMOS漏极、第一控制PMOS源极、以及第ー控制PMOS栅极；第一控制第一NMOS晶体管，具有第一控制第一 NMOS漏极、第一控制第一 NMOS源极、以及第ー控制第一NMOS栅极；以及第ー控制第二 NMOS晶体管，具有第一控制第二 NMOS漏极、第一控制第二NMOS源扱、以及第ー控制第二NMOS栅极，其中，第一控制PMOS源极连接至第一电源电压源；第一控制PMOS漏极连接至第一控制第一 NMOS漏极和第一控制第二 NMOS漏极，并且被配置为提供第一控制信号；第一控制第一 NMOS源极连接至第二电源电压源；第一控制第二 NMOS源极连接至第三电源电压源；以及第三电源电压源能够提供小于第一工作电压的电压；以及第ニ控制信号是基于第二电路生成的，第二电路包括第二控制NMOS晶体管，具有第二控制NMOS漏极、第二控制NMOS源极、以及第ニ控制NMOS栅极；第二控制第一 PMOS晶体管，具有第二控制第一 PMOS漏极、第二控制第一 PMOS源扱、以及第ニ控制第一 PMOS栅极；以及第二控制第二 PMOS晶体管，具有第二控制第二 PMOS漏极、第二控制第二 PMOS源极、以及第ニ控制第二 PMOS栅极，其中，第二控制第一 PMOS源极连接至第一电源电压源；第二本文档来自技高网...

【技术保护点】

【技术特征摘要】
2011.03.22 US 13/053,6601.一种电路,包括 第一节点，被配置为接收第一工作电压； 第二节点，被配置为接收第二工作电压； 读放大器，具有第一电源电压节点和第二电源电压节点； 至少ー个第一晶体管，具有至少ー个第一漏极、至少ー个第一源极、以及至少ー个第一栅极，所述至少ー个第一漏极连接至所述第一电源电压节点，所述至少ー个第一源极配置为接收所述第一工作电压； 至少ー个第二晶体管，具有至少ー个第二漏扱，至少ー个第二源扱、以及至少ー个第二栅极，所述至少ー个第二漏极连接至所述第二电源电压节点，所述至少ー个第二源极配置为接收所述第二工作电压；以及以下电路中的至少ー个 第一控制电路，被配置为生成用于所述至少ー个第一栅极的第一控制信号，所述第一控制信号能够具有低于所述第一工作电压的第一电压电平；以及 第二控制电路，被配置为生成用于所述至少ー个第二栅极的第二控制信号，所述第二控制信号能够具有高于所述第二工作电压的第二电压电平。2.根据权利要求I所述的电路，其中， 所述第一控制电路包括 第一控制PMOS晶体管，具有第一控制PMOS漏极、第一控制PMOS源极、以及第ー控制PMOS栅极； 第一控制第一 NMOS晶体管，具有第一控制第一 NMOS漏极、第一控制第一 NMOS源极、以及第ー控制第一 NMOS栅极；以及 第一控制第二 NMOS晶体管，具有第一控制第二 NMOS漏极、第一控制第二 NMOS源极、以及第ー控制第二 NMOS栅极， 其中， 所述第一控制PMOS源极连接至第一电源电压源； 所述第一控制PMOS漏极连接至所述第一控制第一 NMOS漏极和所述第一控制第二 NMOS漏极，并且被配置为提供所述第一控制信号； 所述第一控制第一 NMOS源极连接至第二电源电压源； 所述第一控制第二 NMOS源极连接至第三电源电压源；以及 所述第三电源电压源能够提供小于所述第一工作电压的电压； 所述第二控制电路包括 第二控制NMOS晶体管，具有第二控制NMOS漏极、第二控制NMOS源极、以及第ニ控制NMOS栅极； 第二控制第一 PMOS晶体管，具有第二控制第一 PMOS漏极、第二控制第一 PMOS源极、以及第ニ控制第一 PMOS栅极；以及 第二控制第二 PMOS晶体管，具有第二控制第二 PMOS漏极、第二控制第二 PMOS源极、以及第ニ控制第二 PMOS栅极， 其中， 所述第二控制第一 PMOS源极连接至所述第一电源电压源；所述第二控制第一 PMOS漏极连接至所述第二控制NMOS漏极和所述第二控制第二 PMOS源极，并且被配置为提供所述第二控制信号； 所述第二控制第二 PMOS源极连接至第四电源电压源； 所述第二控制NMOS源极连接至所述第二电源电压源；以及 所述第四电源电压源能够提供高于所述第二工作电压的电压。3.根据权利要求2所述的电路，其中，所述第一控制PMOS栅极、所述第一控制第一NMOS栅极、所述第一控制第二 NMOS栅极、所述第二控制NMOS栅极、所述第二控制第一 PMOS栅极、以及所述第二控制第二 PMOS栅极中的每ー个连接至不同的相应控制信号。4.根据权利要求2所述的电路，其中，所述第三电源电压源和所述第四电源电压源被设置在动态随机存取存储器中。5.根据权利要求I所述的电路，其中，所述电路被配置为满足以下条件中的至少ー个 当所述第一控制信号的所述第一电压电平小于所述第一工作电压时，基于通过所述至少ー个第一晶体管的第一泄漏电流选择所述至少ー个第一晶体管中的第一数量的第一晶体管；以及 当所述第二控制信号的所述第二电压电平大于所述第二工作电压时，基于通过所述至少ー个第二晶体管的第二泄漏电流选择所述至少ー个第二晶体管中的第二数量的第二晶体管。6.根据权利要求I所述的电路，其中，所述电路被配置为满足以下条件中的至少ー个...

【专利技术属性】
技术研发人员：欧图尔·卡图契，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：