本发明专利技术提供了认证铁电随机存取存储器(F-RAM)装置和方法。本发明专利技术的装置和技术利用高级加密标准AES128加密模块以及真硬件随机数产生器和基本异或(XOR)功能以获得处理量相对小的安全算法。由于写时间比传统的浮栅非易失性存储器技术的写时间短，使用F-RAM显著降低了干预关键安全参数(CSP)更新可用的时间。而且，与浮栅技术不同，F-RAM的读和写电流特征得到平衡，使得较不易发生旁路攻击，同时还提供了短得多的擦除时间。
【技术实现步骤摘要】
本专利技术大体涉及铁电随机存取存储器(F-RAM)集成电路装置和包括F-RAM存储器阵列的装置的领域。更具体地，本专利技术涉及F-RAM认证存储装置和在主机系统和存储器之间提供安全的相互认证以获得对F-RAM用户存储器内容进行读/写访问的方法。
技术介绍
目前可以使用各种类型的存储技术，包括利用易失性动态存储单元架构实现的动态随机存取存储器(DRAM)装置，通常每ー单元包括単独的晶体管和电容器。它们“易失性”是因为存储内容在断电时丢失，它们“动态”是因为它们必须不断地更新以保持单元电容器中的电荷。另ー方面，利用易失性静态存储单元架构设计静态随机存取存储器(SRAM)装置。它们被看作是“静态”的，这是因为存储単元的内容不需要更新并且只要向所述装置供电则存储内容可以恒常保持。SRAM的单独的存储单元一般包括简单的、基于双稳态晶体管的锁存器，该锁存器利用四个、六个或更多的晶体管且根据写入它的数据的状态而被置位或复位。SRAM提供比DRAM小得多的读访问时间和写访问时间。除了 DRAM存储器和SRAM存储器之外，目前还使用各种类型的非易失性存储装置，通过非易失性存储装置，数据可以在不持续供电的情况下保持。例如，非易失性存储装置包括浮栅器件，比如可擦可编程只读存储器(“EPR0M”)装置，包括电可擦除(“EEPR0M”)装置和闪存。虽然提供非易失性数据存储，但它们相对长的访问时间(尤其是它们非常长的“写”时间)使它们在用在某些应用中具有明显的缺点。相比之下，铁电随机存取存储器(F-RAM)装置(比如从作为为本专利技术的受让方的瑞创国际公司得到的铁电随机存取存储器(F-RAM)装置)通过使用铁电介电材料而提供了非易失性数据存储，所述铁电介电材料可以在ー个方向或另一方向中被极化以存储ニ进制值。铁电效应实现了在不存在施加电场的情况下保持稳定的极化，这是因为内部偶极子排列在该介电材料中的钙铁矿型晶体内。在操作中，F-RAM装置通常表现出对称的读/写时间，且写时间比EPROM、EEPROM或闪存的写时间短。关于认证存储装置，浮栅非易失性存储器的相对较长的写时间可以导致关键安全參数(CSP)更新较不安全，因为当CSP更新交托给非易失性存储器时，有多得多的时间来干预CSP更新。由于其写时间短，则利用F-RAM明显地缩短了可用来干预CSP更新的时间。而且，浮栅非易失性 存储器表现出非常差别性的写相对于读的电流分布，该分布能够用在旁路攻击中以试图损害CSP。相比之下，F-RAM的写相对于读的电流特征得到平衡。而且，与F-RAM装置的擦除周期相比，浮栅存储技术的擦除周期固有地长。
技术实现思路
本文公开的认证F-RAM存储装置仅允许在利用建立的认证过程将该装置正确地认证之后才访问存储器内容。所公开的认证过程利用存储在非易失性铁电存储器(F-RAM)中且被称为关键安全參数或CSP的安全加密密钥、密码和主机/用户ID。现有的认证协议通常需要比本文公开的技术多得多的处理功率或者对安全性有损害。相比之下，本专利技术的独特的装置和技术仅利用高级加密标准AES128加密模块以及随机数产生器和基本异或(XOR)函数，以实现处理量相对小的安全算法。根据所公开的代表性实施方式，该认证过程可以允许两个角色，一个角色是在成功认证之后仅能访问存储器的标准用户，另ー个是除了访问存储器还可改变或锁定CSP的管理员。本专利技术的装置可以配置成在一定时间段期满后、已执行一定数目的访问之后或者上述两种情况的结合，要求再认证。主机还可通过控制寄存器而在任何时刻结束成功认证。该配置可以由管理员配置。所公开的代表性实施方式中利用的认证过程利用了装置的以下能力从真硬件随机数产生器(THRNG)产生其自身的真硬件衍生随机数。应当注意到，传统的硬件随机数产生器可能不产生充分高程度的随机性。因此如此产生的随机数与国家标准技术研究院(NIST)采用的AES128高级加密标准的实现组合并用在该装置的认证算法中。该算法确保在多次认证中相同的数据将不会被发送两次，即使利用相同的CSP吋。如果该装置的安全性受到损害，则主机系统或装置可以通过擦除存储器阵列的内容响应。这可以由相关的主机系统利用专用装置引脚或擦除命令进行。如果已尝试了过多的失败的认证，则该装置也可自己擦除存储器内容。装置擦除设计成尽可能快地执行，例如，对于2Mb阵列而言,在IOOms内。在完成擦除过程之前,不允许访问该装置，即使该装置被断电，但擦除过程在进行。本文公开的认证F-RAM存储装置还可包括内置自测试(BIST)电路以确保关键安全元件(例如，THRNG和AES128块)正确地运行。状态寄存器用来将BIST进程是已通过还是已失败传递给主机系统。BIST在装置通电时以及一定数目的认证尝试后自动执行。该BIST功能还可以由主机系统通过控制寄存器在任何时刻启动。本文更具体地公开了用于以下应用的F-RAM存储装置需要在主机系统和存储器之间相互认证以获得读/写访问F-RAM用户存储器的内容。在所公开的代表性实施方式中，提供了ー种互相认证算法，该算法利用随机数产生器、AES128加密/解密和存储在F-RAM存储器中的关键安全參数(CSP)以及用以记录失败的认证尝试的数目的非易失性F-RAM计数器。本文还提供了一种允许存储在F-RAM中的CSP安全更新的算法以及必要时可以快速地破坏已存储的存储器内容和CSP的F-RAM擦除过程。本文公开的真硬件随机数产生器用于认证和CSP更新协议，所有的安全算法在逻辑门中硬编码，与固件相反，这使得装置更难于损害。本专利技术特别适用于任何存储密度(无论是利用并行存储接ロ还是串行存储接ロ)的独立的安全存储产品、需要安全存储数据的射频识别(RFID)产品或者需要数据安全性的任何其他产品。本文具体公开了ー种配置成连接到相关主机系统的认证存储装置。该存储装置包括含用户存储空间和配置存储空间的铁电存储器阵列。该存储装置还包括配置成在所述主机系统和所述铁电存储器阵列之间连接的控制逻辑，其中所述控制逻辑可操作以在主机系统和所述存储装置之间根据相互认证提供对该用户存储空间的访问。本文还具体公开了ー种用于在主机系统和存储装置之间提供认证的方法，所述方法包括提供一种含用户存储空间和配置存储空间的铁电存储器阵列。控制逻辑连接在所述主机系统和铁电存储器阵列之间，通过在主机系统和存储装置之间相互认证，提供对所述用户存储空间的访问。 附图说明通过參照下文中结合附图描述的优选实施方式，本专利技术的上述特征和目的以及其他特征和目的和实现所述特征和目的的方法将更显而易见，且将更好地理解本专利技术本身，其中图I是根据本专利技术的F-RAM认证存储装置的代表性实施方式的功能性框图；图2是根据本专利技术的代表性实施方式的TXl用户认证协议的代表性流程图；图3是根据本专利技术的代表性实施方式的TX2用户认证协议的代表性流程图；图4是根据本专利技术的代表性实施方式的TX3用户认证协议的代表性流程图；图5是根据本专利技术的代表性实施方式的TX4用户认证协议的代表性流程图；图6是根据本专利技术的代表性实施方式的用户认证协议通过/失败的代表性流程图；图7是根据本专利技术的代表性实施方式的TXl管理员认证协议的代表性流程图；图8是根据本专利技术的代表性实施方式的TX2管理员认证协议的代表性流程图；图9是本文档来自技高网...
【技术保护点】
【技术特征摘要】
2011.02.04 US 61/439,696;2012.01.20 US 13/355,1451.一种配置成连接至相关主机系统的存储装置，所述装置包括 铁电存储器阵列，所述铁电存储器阵列包括用户存储空间和配置存储空间；以及 控制逻辑，所述控制逻辑配置成连接在所述主机系统和所述铁电存储器阵列之间，所述控制逻辑可操作以根据在所述主机系统和所述存储装置之间的相互认证，提供对所述用户存储空间的访问。2.如权利要求I所述的存储装置，所述存储装置还包括 地址总线、数据总线和控制总线，所述地址总线、数据总线和控制总线用于将所述主机系统连接至所述用户存储空间，以响应于所述主机系统和所述存储装置之间的所述相互认证来提供对所述用户存储空间的外部读访问和外部写访问。3.如权利要求2所述的存储装置，所述存储装置还包括 门电路，所述门电路置于所述地址总线、数据总线和控制总线上，所述门电路可由所述控制逻辑操作以选择性地提供或抑制对所述用户存储空间进行所述外部读访问和外部写访问。4.如权利要求3所述的存储装置，所述存储装置还包括 寄存器图，所述寄存器图用于将所述地址总线、数据总线和控制总线连接至所述控制逻辑。5.如权利要求4所述的存储装置，所述存储装置还包括 密码引擎，所述密码引擎连接至所述控制逻辑和所述寄存器图，所述密码引擎包括随机数产生器和加密/解密块。6.如权利要求5所述的存储装置，其中，所述密码引擎和所述控制逻辑能结合存储在所述铁电存储器阵列的所述配置存储空间中的关键安全參数操作以在所述主机系统和所述存储装置之间建立所述相互认证。7.如权利要求6所述的存储装置，其中，所述控制逻辑包括 存储器访问状态机，所述存储器访问状态机可操作以控制所述门电路。8.如权利要求7所述的存储装置，其中，所述控制逻辑包括 认证状态机，所述认证状态机将所述寄存器图连接至所述存储器访问状态机，所述认证状态机可对所述密码引擎和至少ー个计数器作出响应。9.如权利要求8所述的存储装置，其中，所述至少一个计数器包括存储器访问计数器或认证计数器。10.如权利要求8所述的存储装置，其中，所述认证状态机可对至少一个定时器作出响应。11.如权利要求10所述的存储装置，其中，所述至少一个定时器包括认证定时器。12.如权利要求7所述的存储装置，其中，所述控制逻辑包括 关键安全參数更新状态机，所述关键安全參数更新状态机将所述寄存器图连接至所述存储器访问状态机，所述关键安全參数更新状态机能对所述密码引擎作出响应。13.如权利要求7所述的存储装置，其中，所述控制逻辑包括 擦除状态机，所述擦除状态机将所述寄存器图连接至所述存储器访问状态机，所述擦除状态机能对所述认证状态机作出响应。14.如权利要求13所述的存储装置，其中，所述擦除状态机还能对自所述主机系统接收的擦除信号作出响应。15.如权利要求5所述的存储装置，其中，所述密码引擎还包括连接...
【专利技术属性】
技术研发人员：库尔特·S·施瓦兹，起道·李，迈克尔·博尔扎，
申请(专利权)人：瑞创国际公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。