用于形成NMOS外延层的方法技术

本发明专利技术提供具有受控沟道应变和结电阻的NMOS晶体管及NMOS晶体管的制造方法。在一些实施方式在中，用于形成NMOS晶体管的方法可以包括(a)提供具有p型硅区域的衬底；(b)在所述p型硅区域上沉积硅晶种层；(c)所述硅晶种层上沉积含硅体层，所述含硅体层包含硅，硅和晶格调整元素，或者硅和n型掺杂剂；(d)在所述含硅体层中注入所述晶格调整元素或者所述n型掺杂剂中的至少一种，所述晶格调整元素或者所述n型掺杂剂中的至少一种不在步骤(c)中沉积的所述含硅体层中；和(e)在步骤(d)注入之后，使用能量光束对所述含硅体层进行退火。在一些实施方式中，所述衬底可包含部分制造的NMOS晶体管器件，在所述NMOS晶体管器件中限定有源极区域/漏极区域。

【技术实现步骤摘要】
【国外来华专利技术】用于形成NMOS外延层的方法背景
本专利技术的实施方式大体上涉及半导体制造工艺和半导体器件领域，尤其涉及沉积含硅膜以形成半导体器件的方法。现有技术的描述随着晶体管制造得越小，生产诸如含硅金属氧化物半导体场效应晶体管(MOSFET)器件这样的低于100nm的互补金属氧化物半导体(CMOS)器件的源极区域/漏极区域就变得越困难。这类MOSFET晶体管可以包括p沟道MOS(PMOS)晶体管和n沟道MOS(NMOS)晶体管。PMOS晶体管具有由n型沟道分隔开的p型源极区域/漏极区域(例如，空穴在源极区域/漏极区域之间的沟道的导电中起主要作用)。NMOS晶体管具有由p型沟道分隔开的n型源极区域/漏极区域(例如，电子在源极/漏极区域之间的沟道的导电中起主要作用)。在NMOS的应用中，可通过蚀刻硅衬底以制成凹部来形成源极区域/漏极区域，所述凹部可用选择性生长的含硅层来填充，所述含硅层例如是硅碳层，这里碳可看作是用于调整硅晶格的晶格常数的晶格调整元素。然后，用掺杂剂元素来掺杂所述硅碳层以形成n型源极/漏极区域。遗憾的是，传统的处理技术目前无法形成在单晶的选择性生长层中加入硅、晶格调整元素和n型掺杂剂元素的外延层。
技术实现思路
本专利技术提供具有受控沟道应变(channelstrain)和结电阻的NMOS晶体管及制造所述NMOS晶体管的方法。在一些实施方式中，用于形成NMOS晶体管的方法可包括(a)提供具有p型硅区域的衬底；(b)在所述p型硅区域上沉积硅晶种层；(c)在所述硅晶种层上沉积含硅体层(bulklayer)，所述含硅体层包含硅，硅和晶格调整元素，或者硅和n型掺杂剂；(d)在所述含硅体层中注入所述晶格调整元素或者所述n型掺杂剂中的至少一种，在步骤(c)中沉积的所述含硅体层中不存在所述晶格调整元素或者所述n型掺杂剂；和(e)在步骤(d)中的注入之后使用能量光束对所述含硅体层进行退火。在一些实施方式中，所述衬底可以包含部分制造的NMOS晶体管器件，在所述部分制造的NMOS晶体管器件中限定有源极区域/漏极区域。在一些实施方式中，NMOS晶体管可以包括晶体管层叠(stack)，所述晶体管层叠包含：形成在半导体衬底的p型硅区域上的栅极电介质和栅极电极；和源极区域/漏极区域，所述源极区域/漏极区域设置在所述晶体管层叠的两侧上，并且所述源极区域/漏极区域在所述源极区域和所述漏极区域之间且在所述晶体管层叠下面限定沟道区域，所述源极区域、漏极区域包含硅晶种层，在所述硅晶种层上沉积有含硅体层，其中所述含硅体层包含硅、晶格调整元素以及n型掺杂剂。在一些实施方式中，所述NMOS晶体管可以使用这里所述的方法制造。在一些实施方式中，这里所述的方法可在为所述方法特别构造的半导体处理设备中执行。在一些实施方式中，用于处理半导体衬底的半导体处理设备可包括：真空传递室，在所述真空传递室中设置有一或多个衬底传递机械手；外延沉积室，所述外延沉积室耦合至所述真空传递室；注入反应器，所述注入反应器耦合至所述真空传递室；聚焦光束退火室，所述聚焦光束退火室耦合至所述真空传递室；装载锁定室，所述装载锁定室耦合至所述真空处理室；以及控制器，所述控制器用于控制所述真空处理室的操作。其它和进一步的实施方式将在下文的详细描述中进行描述。附图说明以能够详细理解实现本专利技术的上述特征的方式，可参考实施方式获得上文简要概述的本专利技术的更具体描述，一些实施方式在附图中图示。然而，应注意的是，附图仅图示本专利技术的典型实施方式，因此不应视为对本专利技术的范围的限制，因为本专利技术可允许其它等效的实施方式。图1描绘了根据本专利技术的一些实施方式的源极区域/漏极区域的沉积方法的流程图。图2A至图2F示意性描绘了根据图1的方法的一些实施方式的源极区域/漏极区域的示例性制造阶段。图3描绘了适用于执行本专利技术的部分的半导体衬底处理室的示意性剖面图。图4描绘了适用于执行本专利技术的部分的半导体衬底处理室的示意性剖面图。图5描绘了适用于执行本专利技术的部分的半导体衬底处理室的示意性剖面图。图6描绘了适用于执行本专利技术的部分的多腔集成设备。为便于理解，在可能的情况下使用相同的元件符号来表示所有附图共有的的相同元件。上述附图并非按比例，并且可以出于说明的目的而简化。详细描述这里提供具有受控沟道应变和结电阻的NMOS晶体管器件及所述NMOS晶体管器件的制造方法。这里公开的NMOS晶体管器件及所述NMOS晶体管器件的制造方法有利地允许在NMOS器件的源极区域/漏极区域中的单晶层中加入硅、晶格调整元素和n型掺杂剂元素。本专利技术的方法可以进一步提供NMOS器件，所述NMOS器件具有高沟道应变和在源极区域/漏极区域中的低结电阻。还提供了适合于制造这类器件的装置。图1描绘了根据本专利技术的一些实施方式的制造NMOS晶体管器件中的源极区域/漏极区域的方法100。参照图2A至图2F来图示性描述方法100，图2A至图2F示意性描绘了根据方法100的实施方式的NMOS晶体管器件的制造阶段。这里所述的涉及沉积的方法可以在适当的外延沉积室或其它适当的沉积室中执行，所述外延沉积室诸如为RP处理室，可从位于加利福尼亚州圣克拉拉市的应用材料公司(AppliedMaterials，Inc.)获得，所述其他适当的沉积室诸如为下文参照图3所描述的沉积室。这里所述的涉及离子注入的方法可以在适当的等离子体注入室(诸如处理室，同样可从应用材料公司获得)或者在另一适当的离子注入室(诸如下文参照图4所描述的离子注入室)中执行。这里所描述的涉及退火的方法可以在适当的退火室中进行，所述退火室诸如为被构造用于快速热处理(RTP)、快速退火(flashannealing)、聚焦光束退火(如激光退火)或类似处理的退火室。一种适当的激光退火室是处理室(同样可从应用材料公司获得)，或者是诸如下文参照图5所描述的另一适当的聚焦光束退火室。沉积室、等离子体注入室以及聚焦光束退火室与适用于制造NMOS晶体管器件的其它室(例如，蚀刻室、清洁室和类似物)一起可以是多腔集成设备的一部分，诸如多腔集成设备的线中的一个，所述线同样可从应用材料公司获得。下文参照图6描述适当的多腔集成设备的一个实例。工艺100大体上开始于步骤102，在步骤102可提供衬底200(如图2A中所示)。衬底200可以包含材料，所述材料诸如晶体硅(例如硅<100>或者硅<111>)、氧化硅、应变硅、硅锗、掺杂或者未掺杂多晶硅、掺杂或者未掺杂硅晶片、图案化的或者未图案化的晶片、绝缘体上的硅(SOI)、掺碳硅氧化物、氮化硅、掺杂的硅、锗、砷化镓、玻璃、蓝宝石或类似物。在一些实施方式中，衬底200包含硅。在一些实施方式中，衬底200可包括其它结构或者层，所述其它结构或者层至少部分地形成在所述衬底200上。例如，如图2A中所示，衬底200可包括p型区域204，所述p型区域204限定在衬底200中，并且所述p型区域204具有n型金属氧化物半导体(NMOS)器件250，所述n型金属氧化物半导体器件250部分地制成在p型区域204上。在诸如一或多个晶体管正被形成在衬底200上的一些实施方式中，多个场隔离区域202可形成在衬底200中以使具有不同导电类型(例如，n型或者p型)的阱隔离，和/或使相邻的晶体本文档来自技高网...

【技术保护点】

【技术特征摘要】
【国外来华专利技术】2009.12.17 US 61/287,351;2010.12.15 US 12/968,5281.一种用于形成n型金属氧化物半导体(NMOS)晶体管的方法，所述方法包含以下步骤：(a)提供具有p型硅区域的衬底；(b)使用具有第一处理气体的第一工艺在所述p型硅区域上沉积硅晶种层；(c)使用具有第二处理气体的第二工艺在所述硅晶种层上沉积含硅体层，所述含硅体层包含硅和n型掺杂剂，且不具有晶格调整元素，所述第二处理气体不同于所述第一处理气体；(d)在所述含硅体层上沉积氧化硅层；(e)在包含硅和n型掺杂剂且不具有所述晶格调整元素的所述含硅体层中注入所述晶格调整元素；和(f)在步骤(e)注入之后，使用能量光束对所述含硅体层进行退火,其中所述氧化硅层是在步骤(f)之前或之后去除。2.根据权利要求1所述的方法，其中所述晶格调整元素是碳。3.根据权利要求1或2所述的方法，其中所述n型掺杂剂包含磷、砷或者上述元素的组合。4.根据权利要求1所述的方法，其中步骤(e)注入进一步包含提供由处理气体混合物远程地形成的等离子体，所述处理气体混合物包含含晶格调整元素气体。5.根据权...

【专利技术属性】
技术研发人员：米切尔·C·泰勒，苏珊·B·费尔克，
申请(专利权)人：应用材料公司，
类型：发明
国别省市：