本发明专利技术提供一种双层SOI混合晶向后栅型反型模式SiNWFET的制备方法。本发明专利技术中PMOSFET采用(110)表面晶向硅层，NMOSFET采用(100)表面晶向硅层。在低温剥离技术中，随着氢气的压力增大，裂缝更倾向于沿(100)晶向生长，因此沿(100)晶向更容易进行硅层剥离，方便了层转移工艺实现。
【技术实现步骤摘要】
本专利技术涉及半导体场效应晶体管
，尤其涉及一种SOI双层混合晶向后栅型反型模式SiNWFET的制备工艺步骤。
技术介绍
通过缩小晶体管的尺寸来提高芯片的工作速度和集成度、减小芯片功耗密度一直是微电子工业发展所追求的目标。在过去的四十年里，微电子工业发展一直遵循着摩尔定律。当前，场效应晶体管的物理栅长已接近20nm，栅介质也仅有几个氧原子层厚，通过缩小传统场效应晶体管的尺寸来提高性能已面临一些困难，这主要是因为小尺寸下短沟道效应和栅极漏电流使晶体管的开关性能变坏。纳米线场效应晶体管(NWFET，Nanowire MOSFET)有望解决这一问题。一方面，小的沟道厚度和宽度使NWFET的栅极更接近于沟道的各个部分，有助于晶体管栅极调制能力的增强，而且它们大多采用围栅结构，栅极从多个方向对沟道进行调制，能够进一步增强调制能力，改善亚阈值特性。因此，NWFET可以很好地抑制短沟道效应，使晶体管尺寸得以进一步缩小。另一方面，NWFET利用自身的细沟道和围栅结构改善栅极调制力和抑制短沟道效应，缓解了减薄栅介质厚度的要求，有望减小栅极漏电流。此外，纳米线沟道可以不掺杂，减少了沟道内杂质离散分布和库仑散射。对于一维纳米线沟道，由于量子限制效应，沟道内载流子远离表面分布，故载流子输运受表面散射和沟道横向电场影响小，可以获得较高的迁移率。基于以上优势，NWFET越来越受到科研人员的关注。由于Si材料和工艺在半导体工业中占有主流地位，与其他材料相比，硅纳米线场效应晶体管(SiNWFET)的制作更容易与当前工艺兼容。NWFET的关键工艺是纳米线的制作，可分为自上而下和自下而上两种工艺路线。对于Si纳米线的制作，前者主要利用光刻(光学光刻或电子束光刻)和刻蚀(ICP、RIE刻蚀或湿法腐蚀)工艺，后者主要基于金属催化的气-液-固(VLS)生长机制，生长过程中以催化剂颗粒作为成核点。目前，自下而上的工艺路线制备的硅纳米线由于其随机性而不太适合SiNWFET的制备，因此目前的硅纳米线场效应晶体管中的SiNW主要是通过自上而下的工艺路线制备。同时，现有的纳米线场效应晶体管也有其自身的缺陷。美国专利US20110254101A1中公开一种混合材料反型模式圆柱体全包围栅CMOS场效应晶体管的结构示意图。所述全包围栅CMOS场效应晶体管被栅极区500’全包围的沟道301’、401’截面为圆型。美国专利US20110254102A1中公开了一种混合晶向反型模式全包围栅CMOS场效应晶体管的结构示意图。所述全包围栅CMOS场效应晶体管被栅极区500’全包围的沟道301’、401’截面为跑道型。美国专利US20110248354A1中公开了一种混合材料反型模式全包围栅CMOS场效 应晶体管的结构示意图。所述全包围栅CMOS场效应晶体管被栅极区500’全包围的沟道301’、401’截面为跑道型。上述公开文件中都采用反型模式混合晶向的M0SFET，其都存在以下缺陷(1)NMOS区300’和PMOS区400’共用同一栅极区500’，只能实现钳位式的CMOS结构，无法实现NMOS和PMOS分离结构；(2)NMOS区300’和PMOS区400’共用同一栅极区500’，无法针对NMOS和PMOS分别进行栅极功函数调节和栅极电阻率调节；(3)实现针对NMOS和PMOS分别进行源漏离子注入的工艺难度大。
技术实现思路
本专利技术是针对现有技术中，现有的半导体纳米线MOSFET无法实现NMOS和PMOS分离结构，无法针对NMOS和PMOS分别进行栅极功函数调节和栅极电阻率调节，以及实现针对NMOS和PMOS分别进行源漏离子注入的工艺难度大等缺陷提供一种SOI上双层隔离混合晶向后栅型反型模式SiNWFET的制备方法。为了实现上述目的本专利技术提供一种双层SOI上混合晶向后栅型反型模式SiNWFET的制备方法，包括以下顺序步骤 步骤I :在SOI顶层先后形成SiGe层、Si层和SiGe层和SOI硅片上的沟道区N型离子注入 步骤2 :对器件进行光刻工艺，刻蚀形成鳍形有源区，利用选择性刻蚀技术去除鳍形有源区中的SiGe层，形成SiNWFET沟道的硅纳米线； 步骤3 :在器件上沉积无定形碳层，采用化学机械研磨去除多余的无定形碳层； 步骤4 :对下层PMOS进行源漏区离子注入和退火， 步骤5 :在SiNWFET沟道的硅纳米线上方的无定形碳层上进行光刻和选择性刻蚀形成栅极沟槽，所述栅极沟槽中暴露出硅纳米线； 步骤6:在对器件进行栅极氧化层工艺，采用原子层沉积(ALD)在SiNW和衬底及源漏区域表面形成SiO2或者SiON或者高k介质层(如HfO2, Al2O3, ZrO2或者其混合物等)或者它们的混合层；再在栅极氧化层上淀积栅极材料，采用化学机械研磨去除多余的栅极材料，对器件进行金属、半导体合金工艺处理形成下层SiNW反型模式PMOSFET结构，进行灰化工艺去除无定形碳层，在原无定形碳层的位置淀积隔离介质层，并同时淀积ILD层，采用化学机械研磨进行平坦化处理； 步骤7 :在ILD层表面，Si键合片和下面已制备有(110)/〈110〉SiNW PMOSFET的支撑片低温键合处理，使得ILD层上形成一(100)表面晶向Si层； 步骤8 :在上步骤形成的Si层上重复进行上述步骤I至6所述的步骤，形成上层SiNW反型模式NM0SFET结构，所述Si层选用P型离子进行沟道的离子掺杂； 步骤9 :通过后道金属互连工艺引出下层PMOSFET和上层NM0SFET各端口。在本专利技术的一个优选实施例中，其中所述步骤I中包括在顶层硅表面外延一层表面晶向SiGe或Ge层，采用锗氧化浓缩法对晶圆进行氧化处理形成SiGe层，去除SiGe层上的SiO2层露出SiGe层。在本专利技术的一个优选实施例中，其中所述去除鳍形有源区之间的SiGe层采用次常压化学汽相法，用60(T800°C的H2和HCl混合气体进行选择性刻蚀，其中HCl的分压大于300torro在本专利技术的一个优选实施例中，其中所述SiNWFET沟道的硅纳米线的截面形状为圆形、横向跑道型或纵向跑道型。在本专利技术的一个优选实施例中，其中所述栅极氧化层工艺采用原子层淀积技术，在SiNW和衬底及源漏区域表面形成SiO2或者SiON (加上氮气气氛)或者高k介质层(如HfO2, A1203、ZrO2或者其混合物等)，或者它们的混合层。在本专利技术的一个优选实施例中，其中所述栅极材料选用多晶硅、无定形硅、金属氧化物或其组合物，所述金属氧化物为铝或钛或钽的金属氧化物。在本专利技术的一个优选实施例中，其中所述步骤8中个各步骤在低温环境下进行。在本专利技术的一个优选实施例中，其中所述ILD层为SiO2层或微孔结构的含碳低k二氧化硅层。 通过本专利技术提供的方法形成下层PMOSFET和上层NM0SFET结构的双层隔离混合晶向后栅型反型模式SiNWFET，所形成的双层隔离半导体纳米线MOSFET的第一半导体纳米线MOSFET与第二半导体纳米线MOSFET通过隔离介质层间隔，可以完全独立的进行工艺调试，且器件集成度高。同时，本专利技术采用第一半导体纳米线MOSFET为PM0SFET，第二半导体纳米线MOSFET为NM0SFET的结构设计。本专利技术中PMOSFET采用(110)表面本文档来自技高网...
【技术保护点】
【技术特征摘要】
1.一种双层SOI混合晶向后栅型反型模式SiNWFET的制备方法，其特征在于，包括以下顺序步骤 步骤I :在SOI顶层先后形成SiGe层、Si层和SiGe层和SOI硅片上的沟道区N型离子注入 步骤2 :对器件进行光刻工艺，刻蚀形成鳍形有源区，去除鳍形有源区中的SiGe层，形成SiNWFET沟道的硅纳米线； 步骤3 :在器件上沉积无定形碳层； 步骤4 :对下层PMOS进行源漏区离子注入和退火， 步骤5 :在SiNWFET沟道的硅纳米线上方的无定形碳层上进行光刻和选择性刻蚀形成栅极沟槽，所述栅极沟槽中暴露出硅纳米线； 步骤6 :在对器件进行栅极氧化层工艺，在SiNW和衬底及源漏区域表面形成SiO2或SiON或者高k介质层，或者它们的混合层；再在栅极氧化层淀积栅极材料，对器件进行金属、半导体合金工艺处理形成下层SiNW反型模式PMOSFET结构，进行灰化工艺去除无定形碳层，在原无定形碳层的位置淀积隔离介质层，并同时淀积ILD层； 步骤7:在ILD层表面，Si键合片和下面已制备有(110)/〈110〉SiNW PMOSFET的支撑片低温键合处理，使得ILD层上形成一(100)表面晶向Si层； 步骤8 :在上步骤形成的Si层上重复进行上述步骤I至6所述的步骤，形成上层SiNW反型模式NM0SFET结构，所述Si层选用P型离子进行沟道的...
【专利技术属性】
技术研发人员：黄晓橹，
申请(专利权)人：上海华力微电子有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。