一种提高静态随机存储器读出冗余度的方法技术

本发明专利技术公开了一种提高静态随机存储器读出冗余度的方法，其中，包括下列步骤：提供一包括NMOS晶体管、PMOS晶体管和控制管的半导体衬底；在所述PMOS晶体管和所述控制管的表面覆盖一层光刻胶，并且对所述NMOS晶体管进行刻蚀，去除掉所述源极和漏极的硅，在所述NMOS晶体管的源极和漏极形成凹槽；进行外延生长碳化硅工艺，在所述凹槽内淀积碳化硅（SiC）。本发明专利技术在不增加现有工艺步骤的同时，降低了控制管器件的载流子迁移率，从而增大了控制管的等效电阻，进而在读取过程中，降低了节点的电位，从而提高了随机存储器的读出冗余度。

【技术实现步骤摘要】

本专利技术涉及微电子领域，尤其涉及。
技术介绍
静态随机存储器(SRAM)作为半导体存储器中的一类重要产品，在计算机、通信、多媒体等高速数据交换系统中得到了广泛的应用。如图I中所示，图I是一个90纳米以下的通常的SRAM单元的版图结构，包括有源区、多晶硅栅、和接触孔这三个层次。图中区域I所标示出来的为控制管(Pass Gate)，该器件为一 NMOS器件，区域21所标示出来的为下拉管(Pull Down M0S)，该器件同样为一 NMOS器件，区域22所标示出来的为上拉管(Pull Up M0S)，该器件为一 PMOS器件。读出冗余度是衡量SRAM单元读出性能的一个重要参数，图2是一个SRAM器件在读取时的工作示意图，如图2所示，包括控制管1，下拉管21，上拉管22，假设第一节点31存储数据为高电位(即存储数据为“ I ”)，而相应地，第二节点32存储数据为低电位(即存储数据为“0”)，在读取动作前，位线41和位线42会被预充电到高电位，读取动作开始时，字线43打开，由于第一节点31存储的数据为高电位，所以位线41上的电压保持不变，而由于第二节点32存储的数据为低电位，位线42上的电压会被向下拉，通过感知位线41和位线42上的电压差来完成SRAM单元的读动作。在读出过程中有一个必须保证的条件，就是不能改变SRAM单元中原先存储的数据。当字线43打开后，位线42上的电压被下拉的同时，第二节点32的电位也会同时被拉升到一个中间电位，即不再保持“0”，中间电位的大小是由下拉管和控制管的比例所决定的，即可理解为下拉管和控制管的等效电阻的比例所决定的。为了不改变SRAM单元中原先存储的数据，第二节点32的中间电位被要求必须小于一定数值，即下拉管和控制管的等效电阻的比例必须小于一定值。这就是SRAM读出动作时读出冗余度的要求。增大控制管的等效电阻，可以降低第二节点32的中间电位，从而增加SRAM单元的读出冗余度。随着工艺代的进步，特别是在45纳米以下工艺代中，在NMOS器件制备工艺过程中，会采用在源漏端外延生成嵌入式碳化娃(embedded SiC)工艺，使得NMOS器件的沟道中产生张应力，该张应力可以提高电子迁移率，从而提高NMOS器件的性能。但是由于控制管是NMOS器件时，所以在进行NMOS器件嵌入式碳化硅工艺时，同样 会对控制管进行NMOS嵌入式碳化硅工艺，这样，就会增大控制管在沟道方向上的张应力，进而减小了控制管的等效电阻，从而降低了随机存储器的读出冗余度。
技术实现思路
针对上述存在的问题，本专利技术的目的是提供。在嵌入式碳化娃(embedded SiC)工艺过程中，在对NMOS器件的源漏中外延生长嵌入式碳化硅工艺时，同时将PMOS器件和控制管覆盖，降低了控制管器件的载流子迁移率，增大了控制管的等效电阻，提高了随机存储器读出冗余度。本专利技术的目的是通过下述技术方案实现的 ，其中，包括下列步骤 提供一包括NMOS晶体管、PMOS晶体管和控制管的半导体衬底； 在所述PMOS晶体管和所述控制管的表面覆盖一层光刻胶，并且对所述NMOS晶体管进行刻蚀，去除掉所述源极和漏极的硅，在所述NMOS晶体管的源极和漏极形成凹槽； 进行外延生长碳化硅工艺，在所述凹槽内淀积碳化硅(SiC)。上述的提高随机存储器读出冗余度的方法，其中，在提供一包括NMOS晶体管、PMOS晶体管和控制管的半导体衬底的步骤中，包括以下步骤 在硅衬底进行浅槽隔离工艺，制作浅槽隔离； 在硅衬底上注入阱离子，形成阱底； 在硅衬底上制作多晶硅栅极、侧墙形成。上述的提高静态随机存储器读出冗余度的方法，其中，所述控制管为NMOS器件。上述的提高静态随机存储器读出冗余度的方法，其中，在对所述PMOS区域和所述控制管区域表面的所述氮化物薄膜层进行光刻工艺步骤中，通过逻辑运算，将光刻胶覆盖在控制管区域和PMOS区域。与已有技术相比，本专利技术的有益效果在于 不增加现有工艺步骤，通过逻辑运算(Logic Operation),在产生嵌入式碳化娃工艺光刻时，使得光刻胶同时覆盖在控制管区域与PMOS器件区域，从而避免在控制管的源漏两端形成外延的碳化硅，从而减小了控制管，降低了控制管器件的载流子迁移率，从而增大了控制管的等效电阻，进而在读取过程中，降低了节点的电位，从而提高了随机存储器的读出冗余度。附图说明图I是一种静态随机存储器单元的版图结构示意 图2是一种静态随机存储器的读取工作示意 图3是本专利技术的的流程示意框图。具体实施例方式下面结合原理图和具体操作实施例对本专利技术作进一步说明。参看图3所示，本专利技术的，具体包括下列步骤 步骤SI :在硅衬底进行浅槽隔离工艺(STI)，制作浅槽隔离； 步骤S2 :在硅衬底上注入阱离子，形成阱底； 在此步骤中，根据所需要形成的半导体器件类型的不同，所述形成的阱也不同，例如，制作PMOS类型的器件，需要向硅衬底中注入硼离子形成P阱，相对地，在制作NMOS类型的器件，需要向硅衬底中注入磷离子形成N阱。步骤S3 :在硅衬底上分别进行多晶硅栅极制作、侧墙形成。通过该步骤，在硅衬底上形成多晶硅栅极，并且在多晶硅栅极旁边形成侧墙。步骤S4 :通过上述步骤，提供了一个包括NMOS晶体管、PMOS晶体管以及控制管的半导体衬底，其中，该控制管可以为NMOS晶体管。步骤S5 :在PMOS和控制管的表面覆盖一层光刻胶，并且对NMOS晶体管进行刻蚀，去除掉所述源极和漏极的硅，在所述NMOS晶体管的源极和漏极形成凹槽； 步骤S6 :进行外延生长碳化硅工艺，在所述凹槽内淀积碳化硅(SiC)。在进行步骤5和步骤6中，通过逻辑运算(Logic Operation),使得光刻胶同时覆盖在控制管区域与PMOS器件区域，从而避免在控制管的源漏两端形成外延的碳化硅，从而减小了控制管，降低了控制管器件的载流子迁移率，从而增大了控制管的等效电阻，进而在读取过程中，降低了节点32的电位，从而提高了随机存储器的读出冗余度。以上对本专利技术的具体实施例进行了详细描述，但本专利技术并不限制于以上描述的具体实施例，其只是作为范例。对于本领域技术人员而言，任何等同修改和替代也都在本专利技术的范畴之中。因此，在不脱离本专利技术的精神和范围下所作出的均等变换和修改 ，都应涵盖在本专利技术的范围内。本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种提高静态随机存储器读出冗余度的方法，其特征在于，包括下列步骤 提供一包括NMOS晶体管、PMOS晶体管和控制管的半导体衬底； 在所述PMOS晶体管和所述控制管的表面覆盖一层光刻胶，并且对所述NMOS晶体管进行刻蚀，去除掉所述源极和漏极的硅，在所述NMOS晶体管的源极和漏极形成凹槽； 进行外延生长碳化硅工艺，在所述凹槽内淀积碳化硅(SiC)。2.根据权利要求I所述的提高随机存储器读出冗余度的方法，其特征在于，在提供一包括NMOS晶体管、PMOS晶...

【专利技术属性】
技术研发人员：俞柳江，
申请(专利权)人：上海华力微电子有限公司，
类型：发明
国别省市：