一种设有PIP电容的混合模式MOS管器件的制作方法技术

本发明专利技术的实施例提供了一种设有PIP电容的混合模式MOS管器件的制作方法，涉及半导体器件制作技术领域，为有效避免器件制作过程形成PIP电容时的多晶硅残留而发明专利技术。所述MOS管器件的制作方法，包括：在形成所述MOS管的栅极氧化层之后，沉积第一多晶硅薄膜；在所述第一多晶硅薄膜上，生长介电层薄膜；在所述介电层薄膜上，沉积第二多晶硅薄膜；对所述第二多晶硅薄膜和所述介电层薄膜进行构图工艺，通过所述构图工艺，形成所述多晶硅-介电层-多晶硅PIP电容的多晶硅上极板和介电层；对所述第一多晶硅薄膜进行构图工艺，通过所述构图工艺，形成所述PIP电容的多晶硅下极板和所述MOS管的多晶硅栅极。本发明专利技术可用于设有PIP电容的混合模式MOS管器件的制作中。

【技术实现步骤摘要】

本专利技术涉及半导体器件
，尤其涉及一种设有PIP电容的混合模式MOS管器件的制作方法。
技术介绍
设有PIP (polysilicon-insulator-polysilicon,多晶娃-介电层-多晶娃)电容的混合模式(Mixnode)MOS (Metal Oxide Semiconductor,金属-氧化物-半导体)管器件，在互补金属-氧化物-半导体(CMOS，Complementary M0S)等半导体电路中得到了广泛的应用，通常用于防止模拟电路发射噪声和频率调制。图I为现有技术中，设有PIP电容的混合模式MOS器件的一种截面结构示意图。如 图I所示，这种混合模式MOS管，包括衬底I，在衬底I上形成有阱区2和阱区3，在阱区2和阱区3之上选择性地形成有场氧化层4，通过场氧化层定义出有源区。阱区2的有源区内分别设置有多晶硅栅极9、漏极5-1、源极5-2和轻掺杂漏极注入LDD (LightDoped Drain)区6，多晶硅栅极9的两侧设置有侧壁氧化层7，多晶硅栅极9下设置有栅极氧化层8，PIP电容位于阱区3之上的场氧化层4上，包括多晶硅下极板10，介电层11和多晶硅上极板12。现有技术中，在设有PIP电容的混合模式MOS器件的制作过程中，PIP电容的多晶硅下极板10和多晶硅栅极9通过光刻和刻蚀エ艺同时形成，之后，形成介电层11和多晶硅上极板12。这样，形成PIP电容的多晶硅上极板12时，多晶硅下极板10和多晶硅栅极9已经形成。由于多晶硅下极板10和多晶硅栅极9与衬底I表面具有台阶，形成多晶硅上极板12时,多晶娃下极板10和多晶娃棚极9的侧壁处易出现多晶娃的残留，残留下的多晶娃会变相増大MOS管的沟道长度，从而影响器件的电流等性能參数。
技术实现思路
本专利技术的实施例的主要目的在于，提供一种设有PIP电容的混合模式MOS管器件的制作方法，能够有效避免器件制作过程中，形成PIP电容时的多晶硅残留。 为达到上述目的，本专利技术的实施例采用如下技术方案一种设有PIP电容的混合模式MOS管器件的制作方法，包括在形成所述MOS管的栅极氧化层之后，沉积第一多晶硅薄膜；在所述第一多晶硅薄膜上，生长介电层薄膜；在所述介电层薄膜上，沉积第二多晶硅薄膜；对所述第二多晶硅薄膜和所述介电层薄膜进行构图エ艺，通过所述构图エ艺，形成所述多晶娃-介电层-多晶娃pip电容的多晶娃上极板和介电层；对所述第一多晶硅薄膜进行构图エ艺，通过所述构图エ艺，形成所述PIP电容的多晶娃下极板和所述MOS管的多晶娃棚极。采用了上述技术方案后，本专利技术实施例提供的设有PIP电容的混合模式MOS管器件的制作方法，对所述第二多晶硅薄膜进行构图エ艺形成多晶硅上极板时，能够有效避免第二多晶硅薄膜的残留，进而保证器件的性能。附图说明 为了更清楚地说明本专利技术实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本专利技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。图I为现有技术中设有PIP电容的混合模式MOS器件的ー种截面结构示意图；图2为本专利技术实施例的制作方法的一种エ艺流程图；图3为本专利技术实施例的制作方法中多晶硅上极板和多晶硅下极板的一种相对位置不意图；图4为本专利技术实施例的制作方法中需要避免的多晶硅上极板和多晶硅下极板的相对位置示意图；图5为本专利技术实施例的制作方法的另ー种エ艺流程图；图6为与图5所示的エ艺流程图所对应的エ艺效果图。具体实施例方式下面将结合本专利技术实施例中的附图，对本专利技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本专利技术一部分实施例，而不是全部的实施例。基于本专利技术中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本专利技术保护的范围。本专利技术实施例提供了一种设有PIP电容的混合模式MOS管器件的制作方法，如图2所示,包括SI I，形成MOS管的栅极氧化层；S12，沉积第一多晶硅薄膜；此第一多晶硅薄膜用于形成所述混合模式MOS管器件中MOS管的多晶硅栅极和PIP电容的多晶硅下极板；S13，在第一多晶硅薄膜上，生长介电层薄膜；所述介电层薄膜为具有电绝缘作用的薄膜，可以为硅的氧化物，或者硅的氧化物-氮化物-氧化物结构；S14，在介电层薄膜上，沉积第二多晶硅薄膜；此第二多晶硅薄膜用于形成所述混合模式MOS管器件中PIP电容的多晶硅上极板；S15，对第二多晶硅薄膜和介电层薄膜进行构图エ艺，通过所述构图エ艺，形成所述PIP电容的多晶娃上极板和介电层；需要指出的是，在本专利技术实施例中，所述构图エ艺为在薄膜上形成目的图形的エ艺，包括光刻、显影、刻蚀、剥离中的至少ー种。S16，对第一多晶硅薄膜进行构图エ艺，通过所述构图エ艺，形成所述PIP电容的多晶娃下极板和所述MOS管的多晶娃棚极；采用了上述技术方案后，本专利技术实施例提供的制作方法，在生长完第一多晶硅薄膜，介电层薄膜，第二多晶硅薄膜后，再从第二多晶硅薄膜开始，从器件顶部向下逐层刻蚀，由于此时第一多晶娃薄膜尚未进行构图エ艺，为平面结构，同时，介电层薄膜和第二多晶娃薄膜也为平面结构，因此，对平面结构的第二多晶硅薄膜进行构图エ艺时，不会受到凸起或台阶的影响，不易出现第二多晶硅薄膜的残留，也就是说，本专利技术实施例提供的制作方法，有效避免了第二多晶硅薄膜的刻蚀不彻底的问题。可以理解的是，上述步骤只是本专利技术实施例中的设有PIP电容的混合模式的MOS管制作方法中的一部分エ艺流程，本专利技术实施例中的制作方法还包括形成MOS管的源极和漏极、制作接触孔、制作金属电极和金属互联、钝化等エ艺等其他エ艺步骤。由于沉积PIP介电层和第二多晶硅薄膜多采用化学汽相淀积等方法，需要经过数百摄氏度的高温过程，高温エ艺条件容易使MOS管内部的载流子分布发生改变，因此，优选的，在本专利技术的一个实施例中，所述MOS管的源极和漏极形成在S16步骤之后，由于MOS管的源极和漏极形成在S16步骤之后，因此，沉积PIP介电层和第二多晶硅薄膜时的高温エ艺条件不会对源极和漏极的载流子分布产生影响，进ー步保证了器件性能。 在亚微米的MOS管器件中，通常还设置有轻掺杂漏极注入LDD区，用于减小MOS管器件的热载流子效应和提高器件的耐压性能。因此，可选的，在本专利技术的另ー个实施例中，在S16步骤之后，在形成MOS管的源极和漏极前，本实施例的制作方法还包括形成所述MOS管的轻掺杂漏极注入LDD区；沉积侧壁氧化层薄膜；对所述侧壁氧化层薄膜进行构图エ艺，通过所述构图エ艺，形成所述MOS管的侧壁氧化层；其中，侧壁氧化层用于在形成MOS管的源极和漏极时，对LDD区进行保护。这样，LDD区同源极和漏极相同，也形成在S16步骤之后，因此，沉积PIP介电层和第二多晶硅薄膜时的高温エ艺条件不会对LDD区的载流子分布产生影响，进ー步保证了器件性能。另外，优选的，对所述第二多晶硅薄膜和介电层薄膜进行构图エ艺，通过所述构图エ艺，形成PIP电容的多晶硅上极板和介电层时，要使所形成的多晶硅上极板处于所述第一多晶硅薄膜将要形成的PIP电容的多晶硅下极板覆盖的区域以里，也就是说，本专利技术实施例所制作的MOS管中，多晶硅上极板和多晶硅下极本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种设有PIP电容的混合模式MOS管器件的制作方法，其特征在于，包括 在形成所述MOS管的栅极氧化层之后，沉积第一多晶硅薄膜； 在所述第一多晶硅薄膜上，生长介电层薄膜； 在所述介电层薄膜上，沉积第二多晶硅薄膜； 对所述第二多晶硅薄膜和所述介电层薄膜进行构图エ艺，通过所述构图エ艺，形成所述多晶娃-介电层-多晶娃pip电容的多晶娃上极板和介电层； 对所述第一多晶硅薄膜进行构图エ艺，通过所述构图エ艺，形成所述PIP电容的多晶硅下极板和所述MOS管的多晶硅栅扱。2.根据权利要求I所述的制作方法，其特征在于，所述对所述第一多晶硅薄膜进行构图エ艺，通过所述构图エ艺，形成所述PIP电容的多晶硅下极板和所述MOS管的多晶硅栅极后，所述制作方法包括 形成所述MOS管的源极和漏极。3.根据权利要求2所述的制作...

【专利技术属性】
技术研发人员：闻正锋，赵文魁，谭志辉，
申请(专利权)人：北大方正集团有限公司，深圳方正微电子有限公司，
类型：发明
国别省市：