信号处理器的配置方法及信号处理器技术

本发明专利技术实施例提供的信号处理器的配置方法及信号处理器，涉及通信领域，能够节约配置时间与配置资源，该信号处理器包括，软件控制处理模块、存储器以及数据通路处理模块，所述软件控制处理模块通过总线与所述数据通路处理模块连接，所述存储器通过存储器访问接口与所述软件控制处理模块连接；其中，所述软件控制处理模块，用于将需要下发的配置参数封装成命令，以预定时间间隔周期地将所述命令写入存储器中；所述存储器，用于以预定时间间隔周期地接收所述软件控制处理模块写入的所述命令；所述数据通路处理模块，用于以所述预定时间间隔周期地从所述存储器中读取所述命令；本发明专利技术实施例用于信号通路处理。

【技术实现步骤摘要】

本专利技术涉及通信
，尤其涉及ー种信号处理器的配置方法及信号处理器。
技术介绍
目前,在DSL(Digital Subscriber Line,数字环路系统)芯片中，实现架构是基于软件控制处理(Firmware) +数据通路处理(Datapath)的结构,其中，Firmware部分主要负责两部分功能，协议处理功能和信号处理控制功能。协议处理功能主要根据不同的协议完成协议中各种状态之间的切換并根据不同状态对Datapath进行配置管理；信号处理控制功能可以是通过Firmware控制Datapath来完成。而Datapath主要负责完成信号处理数据通路的功能，如完成 OFDM (Orthogonal Frequency Division Multiplexing,正交频分复用)系统中数据的编码/解码、调制/解调以及滤波等处理功能，在具体实现过程中主要依靠数字信号处理(Digital Signal Processing,简称DSP)和硬件逻辑结合的方式来实现，通称为数据通路处理模块，并且数据通路处理模块运行的管理配置主要是依靠软件控制处理模块下发，因此，软件控制处理模块与数据通路处理模块之间的參数传递就十分重要。 在现有技术中，软件控制处理模块与数据通路处理模块之间的參数传递是基于寄存器配置的方式来实现的，当软件控制处理模块需要对数据通路处理模块配置时，会通过修改数据通路处理模块中缓存器阵列(Register Array)内地址对应的数值来完成配置。由于数据通路处理模块无法获知软件控制处理模块修改了哪些配置，将会周期性遍历整个缓存器阵列内的地址对应的数值以确定配置是否有修改，若发现有修改则更新数据通路处理模块中相应的配置。这样，由于在软件控制处理模块修改完配置后数据通路处理模块需要定期遍历整个缓存器阵列，因此浪费了大量资源。此外，为了保证软件控制处理模块配置的修改不会影响数据通路处理模块当前的运行状态，数据通路处理模块还需要保存一份当前运行的配置參数列表，这样也浪费了存储空间。
技术实现思路
本专利技术的实施例提供ー种信号处理器的配置方法及信号处理器，能够提高信号处理器的配置效率。为达到上述目的，本专利技术的实施例采用如下技术方案—方面，提供ー种信号处理器，包括软件控制处理模块、存储器以及数据通路处理模块，所述软件控制处理模块通过总线与所述数据通路处理模块连接，所述存储器通过存储器访问接ロ与所述软件控制处理模块连接；其中，所述软件控制处理模块，用于将需要下发的配置參数封装成命令，以预定时间间隔周期地将所述命令写入存储器中；所述存储器，用于以预定时间间隔周期地接收所述软件控制处理模块写入的所述命令；所述数据通路处理模块，用于以所述预定时间间隔周期地从所述存储器中读取所述命令；解析所述命令得到所述软件控制处理模块下发的配置參数，根据所述配置參数完成数据通路处理；其中，针对同一所述命令的写入和读取操作在时间上相差ー个所述预定时间间隔。一方面，提供ー种信号处理器的配置方法，包括将需要下发的配置參数封装成命令，以预定时间间隔周期地存储所述命令；以所述预定时间间隔周期地读取存储的所述命令；解析所述命令得到所述配置參数，根据所述配置參数完成数据通路处理；其中，针对同一所述命令的写入和读取操作在时间上相差ー个所述预定时间间隔。 0015]本专利技术实施例提供的信号处理器的配置方法及信号处理器，信号处理器的软件控制处理模块通过将需要下发的配置參数封装成命令后存储在存储器中，以便该信号处理器的数据通路处理模块直接对需要修改的配置參数进行读取，相较现有技术节约了配置时间与配置资源，提高配置效率。附图说明为了更清楚地说明本专利技术实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本专利技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。图I为本专利技术实施例提供的ー种信号处理器的结构示意图；图2为本专利技术实施例提供的另ー种信号处理器的结构示意图；图3为本专利技术实施例提供的信号处理器传递配置參数的过程示意图；图4为本专利技术实施例提供的配置命令格式的示意图；图5为本专利技术实施例提供的双向链表的逻辑结构示意图；图6为本专利技术实施例提供的ー种信号处理器配置方法的方法流程示意图。具体实施例方式下面将结合本专利技术实施例中的附图，对本专利技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本专利技术一部分实施例，而不是全部的实施例。基于本专利技术中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本专利技术保护的范围。本专利技术实施例提供的信号处理器10，如图I所示，包括软件控制处理模块101、存储器102以及数据通路处理模块103，所述软件控制处理模块101通过总线与数据通路处理模块103连接，所述存储器102通过存储器访问接ロ与所述软件控制处理模块101连接，并且所述数据通路处理模块103可以通过访问所述软件控制处理模块101来访问所述存储器102的；其中，软件控制处理模块101，用于将需要下发的配置參数封装成命令，以预定时间间隔周期地将所述命令写入存储器中。具体的，为了保证软件控制处理模块写入的配置命令在被数据通路处理模块读取之前不会被下ー个周期命令覆盖，在本实施例中，软件控制处理模块101接收到由信号处理器外部的硬件逻辑产生的第一周期标识后，将封装好的第一命令写入存储器的第一缓存単元中，接收到第二周期标识后，将封装好的第二命令写入该存储器的第二缓存单元中，并这样交替的将封装好的命令写入该存储器的第一、第二缓存单元中，需要说明的是，在实际应用中，该时间间隔可以为ー个符号周期的长度。具体的，该封装的命令主要由两部分组成，如图4所示· Command Header :命令头部分，包含命令的控制信息以及第一配置參数，示例性的，该第一配置參数可以为配置小于4Byte的參数,该命令头部分的长度为80bit ；· Command Payload :命令负载部分，包含第二配置參数以及运行系数表项，示例性的，该第二配置參数可以为大于4Byte的參数；其中，该命令控制信息包括，指示配置命令ID号的信息、执行配置命令的端ロ ID·号的信息以及命令负载部分的长度，示例性的，如图3所示，该Command Header可以包括以下參数· usCMDId 配置命令ID号，该部分长度可以为16bit ；· ucPortld 配置命令的端ロ ID号，该部分长度可以为8bit ;· ucBlocklndex 配置命令的块序号，该部分长度可以为8bit ；· usParal 配置參数I，该部分长度可以为16bit ；· usPara2 配置參数2，该部分长度可以为16bit ；· usPayloadLen---配置命令负载的长度，该部分长度可以为16bit ；需要说明的是，该命令头部分包括的配置命令的块号和命令的负载部分为可选内容，这是由于当该封装的命令过长，可以切分为若干个命令块，当该封装的命令中配置參数过长，可以将过长的命令放置在该命令的负载部分，这样显然可以増加配置命令在使用过程中的灵活性。还需要说明的是，在实际应用过程中，一个软本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.ー种信号处理器，其特征在于，包括软件控制处理模块、存储器以及数据通路处理模块，所述软件控制处理模块通过总线与所述数据通路处理模块连接，所述存储器通过存储器访问接ロ与所述软件控制处理模块连接；其中， 所述软件控制处理模块，用于将需要下发的配置參数封装成命令，以预定时间间隔周期地将所述命令写入存储器中； 所述存储器，用于以预定时间间隔周期地接收所述软件控制处理模块写入的所述命令; 所述数据通路处理模块，用于以所述预定时间间隔周期地从所述存储器中读取所述命令；解析所述命令得到所述软件控制处理模块下发的配置參数，根据所述配置參数完成数据通路处理；其中，针对同一所述命令的写入和读取操作在时间上相差ー个所述预定时间间隔。2.根据权利要求I所述的信号处理器，其特征在于，将需要下发的配置參数封装成的所述命令包括命令头部分和命令负载部分； 其中，所述命令头部分包含命令控制信息以及第一配置參数；所述命令控制信息包括指示配置命令ID号的信息、指示配置命令的端ロ ID号的信息以及命令负载部分的长度；所述命令负载部分包含第二配置參数以及运行系数表项。3.根据权利要求I或2所述的信号处理器，其特征在干， 所述存储器包括第一缓存单元和第二缓存单元； 所述软件控制处理模块，具体用于接收到第一周期标识后，将封装好的第一命令写入所述第一缓存单元中，接收到第二周期标识后，将封装好的第二命令写入所述第二缓存单元中； 所述数据通路处理模块，具体用于接收到所述第二周期标识后，从所述第一缓存单元中读取所述第一命令，解析所述第一命令得到所述软件控制处理模块下发的配置參数，根据所述配置參数完成数据通路处理；接收到所述第三周期标识后，从所述第二缓存单元中读取所述第二命令，解析所述第二命令得到所述软件控制处理模块下发的配置參数，根据所述配置參数完成数据通路处理。4.根据权利要求I至3任一项所述的信号处理器，其特征在于，所述数据通路处理模块具体包括 读取子模块，用于以所述预定时间间隔周期地从所述存储器中读取所述命令； 解析子模块，用于解析所述命令得到所述软件控制处理模块下发的配置參数； 处理子模块，用于根据所述配置參数调度功能模块函数的双向链表以完成数据通路处理； 所述双向链表包括至少ー个数据节点，所述数据节点与功能模块函数--对应；指向第一个运行的功能模块函数对应的数据节点的第一指针；指向最后ー个运行的功能模块函数对应的数据节点的第二指针；指向空闲的第一个数据节点的第三指针；指向空闲的最后一个数据节点的第四指针； 其中，所述双向链表的数据节点包括指向所述功能模块函数的指针、当前数据节点的前一个数据节点的第一地址、当前数据节点的下一个数据节点的第二地址。5.根据权利要求4所述的信号处理器，其特征在于，所述处理子...

【专利技术属性】
技术研发人员：钟威，林灝勳，罗杆，
申请(专利权)人：华为技术有限公司，
类型：发明
国别省市：