本发明专利技术公布了一种从SOI?PMOSFET中分离两种可靠性效应导致阈值电压漂移的方法，用于在SOI?PMOSFET器件的栅端和漏端加上应力偏置条件下分离出HCI效应与NBTI效应对器件的阈值电压漂移大小，其特征是，分别在SOI?PMOSFET器件的栅端和漏端加上电压，测出其阈值电压漂移量；然后用该阈值电压漂移量减去在相同栅电压下测出的阈值电压漂移量，即可分离出HCI效应与NBTI效应这两种可靠性效应对SOI?PMOSFET器件的阈值电压漂移量的不同影响。分离出两种可靠性效应对阈值电压的漂移量大小，能够更好地理解器件在最坏应力偏置条件下的退化机理，以致提出更好的可靠性退化加固方法，同时还能更好地对SOI?PMOSFET器件进行建模以及提出更加精确的可靠性寿命预测方法。
【技术实现步骤摘要】
本专利技术涉及半导体可靠性研究領域，由于SOI PMOSFET器件的在栅端和漏端加上一定应カ条件后产生的自热效应(SHE)会同时诱发热载流子效应(HCI)和负偏压热不稳定效应(NBTI)可靠性问题，这两种可靠性效应会导致器件阈值电压发生漂移，本专利技术主要涉及针对SOI PMOSFET器件提出一种分离两种可靠性效应导致阈值电压漂移的方法。
技术介绍
随着VLSI技术的飞速发展，硅集成电路エ艺已进入以深亚微米乃至超深亚微米特征尺寸为主的产品生产阶段。制造エ艺的技术进步极大地提高了 VLSI质量和性能，同时大大降低了单个芯片的エ艺成本，推动了集成电路产品的普及，带来新的电子信息革命。然而，在器件等比例縮小的同时，工作电压并不能达到相同比例的縮小，所以各种可靠性问题也逐渐变得日趋严重，其中主要包括热载流子效应(HCI)、负偏压热不稳定(NBTI)以及氧化层随时间的击穿(TDDB)等。SOI (Silicon-On-Insulator,绝缘衬底上的硅)M0SFET器件是指在绝缘衬底上形成ー层单晶硅薄膜，或是单晶硅薄膜被绝缘层从支撑的硅衬底中分开而形成的材料结构。与传统体硅MOS器件相比，SOI MOSFET器件具有电隔离性能好，寄生电容小，易形成浅结，可以避免闩锁效应，抗辐射能力强等优势。然而，由于SOI MOSFET器件隐埋氧化层的热导率较差，使得器件沟道区晶格温度上升，从而导致器件开态漏端电流下降。当在SOI PMOSFET器件上施加HCI应カ偏置时，需要在器件的栅端和漏端同时加上高于标准工作电压的应カ偏置，会导致器件的阈值电压漂移以及最大跨导值的退化。同时，由于SOI PMOSFET器件隐埋氧化层的热导率较差，在HCI应カ条件下会导致沟道温度急剧升高，同时在栅端电压的垂直电场作用下发生NBTI效应，导致更大的阈值电压漂移，以致器件性能退化。于是，分离两种可靠性效应对阈值电压漂移大小的影响有助于更好的器件建模与对器件可靠性寿命的预测。
技术实现思路
本专利技术的目的在于提供ー种SOI PMOSFET器件中在栅端和漏端加上应カ偏置下分离出HCI效应与NBTI效应分别对器件阈值电压漂移大小的方法。本方法的上述目的是通过如下的技术方案实现ー种从SOI PMOSFET中分离两种可靠性效应导致阈值电压漂移的方法，用于在S0IPM0SFET器件的栅端和漏端加上应カ偏置条件下分离出HCI效应与NBTI效应对器件的阈值电压偏移大小，其特征是，分别在SOI PMOSFET器件的栅端和漏端加上电压，测出其阈值电压漂移量，此时同时存在HCI效应与NBTI效应；然后用该阈值电压漂移量减去在相同栅电压下测出的阈值电压偏移量，此时只存在NBTI效应，即可分离出HCI效应与NBTI效应这两种可靠性效应对SOI PMOSFET器件的阈值电压漂移量的不同影响；计算公式如下AV^chci = AVtt^sthci - AV^cnbti (公式 I)其中，为本征的HCI效应造成的阈值电压漂移量，ΔΚσ为测试出HCI效应造成的阈值电压漂移量，为单独的NBTI效应造成的阈值电压漂移量。该方法中的SOI PMOSFET器件单独的NBTI效应导致的阈值电压漂移量可以通过测试过程中阈值电压恢复现象提取出，阈值电压恢复现象如图I所示，恢复的阈值电压值为八匕//—。具体机理分析与获取方法如下在SOI PMOSFET器件NBTI效应过程中，去掉栅端应カ后因NBTI效应导致的阈值电压漂移量会有一定的恢复，这是因为被陷阱俘获的空穴在失去垂直电场后有一定的概率 脱离陷阱，界面处的悬挂键与H+离子发生钝化作用，減少了对阈值电压的影响。阈值电压的恢复量与本征的NBTI效应造成阈值电压漂移量之间有一定的比率关系，如公式2所示。R = AVth rec /(公式 2)其中，R为比率系数，Λ Vth ke。为恢复的阈值电压量，八^^^为SOI PMOSFET器件测试出的単独NBTI效应导致的阈值电压漂移量。得到比例系数R后，如图2，得到SOI PMOSFET器件在栅端和漏端应カ偏置条件后的阈值电压恢复量，通过比例系数R可以得到。Δ Vm ΝΒΤ1 -Δ Vm REC / R其中，AN' TH_EEC为测试出的SOI PMOSFET器件在HCI应カ下阈值电压恢复量。 最后，可以得到ffc/ _ ffc/_ 服:Z A如图2所不。其中，Chci为SOI PMOSFET器件本征的HCI效应造成的阈值电压漂移量，为SOI PMOSFET器件测试出HCI效应造成的阈值电压漂移量。上述的比率系数R可以通过计算SOI PMOSFET器件单独的NBTI效应后发生的恢复现象导致的阈值电压漂移量得到，NBTI效应为只在栅端加上应カ电压。分离出两种可靠性效应对阈值电压的漂移量大小，能够更好地理解器件在最坏应力偏置条件下的退化机理，以致提出更好的可靠性退化加固方法，同时还能更好地对SOIPMOSFET器件进行建模以及提出更加精确的可靠性寿命预测方法。附图说明图INBTI恢复现象图2分离HCI与NBTI效应对阈值电压影响的漂移量具体实施例方式下面用实施案例对本专利技术作进ー步阐释。实施例选取的SOI PMOSFET为0. 18umエ艺器件，具体的实施步骤如下首先进行单独的NBTI实验，在该尺寸下的SOI器件的栅端加上2. 6V应カ电压，经过2000s后去掉应カ电压，发现去掉NBTI后阈值电压的恢复与实际测出的NBTI造成的阈值电压漂移量之间的比率系数R为0.5左右，SP R = AVth rec / d ^ 0.5其中，Δ Vth eec为恢复的阈值电压量，为测试出的本征NBTI效应导致的阈值电压漂移量。然后施加在该尺寸下的SOI器件的栅端和漏端同时加上2. 6V应カ电压(即为施加HCI应カ)，经过2000s后去掉两端的应カ电压，发现去掉HCI应カ后阈值电压的漂移有一定的恢复，根据公式Δ匕で肥/-AV^cnbti =AVtt^sthci -AVth rec /A可以分离出 単独的HCI效应与NBTI效应分别对阈值电压漂移量所造成的影响值，最后算出来两者所占的比例分别为76%和24%。其中，为本征的HCI效应造成的阈值电压漂移量，ΔΚσ为测试出HCI效应造成的阈值电压漂移量，为本征的NBTI效应造成的阈值电压漂移量，TH_EEC为测试出的在HCI应カ下阈值电压恢复量。本文档来自技高网...
【技术保护点】
【技术特征摘要】
1.ー种从SOI PM0SFET中分离两种可靠性效应导致阈值电压漂移的方法，用于在SOIPM0SFET器件的栅端和漏端加上应カ偏置条件下分离出HCI效应与NBTI效应对器件的阈值电压漂移大小，其特征是，分别在SOI PM0SFET器件的栅端和漏端加上电压，测出其阈值电压漂移量，此时同时存在HCI效应与NBTI效应；然后用该阈值电压漂移量减去在相同栅电压下测出的阈值电压漂移量，此时只存在NBTI效应，即可分离出HCI效应与NBTI效应这两种可靠性效应对SOI PM0SFET器件的阈值电压漂移量的不同影响；计算公式如下 ^Vif uci = AVttIthci -d·(公式 I) 其中，Δ匕で为本征的HCI效应造成的阈值电压漂移量，为测试出HCI效应造成的阈值电压漂移量，为单独的NBTI效应造成的阈值电压漂移量。2.如权利要求I所述的方法，其特征是，SOIPM...
【专利技术属性】
技术研发人员：杨东，黄良喜，
申请(专利权)人：北京大学，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。