配置用于减少的谐波的绝缘体上硅(SOI)结构、设计结构和方法技术

公开了一种半导体结构(100)，具有在半导体衬底(110)上的绝缘体层(120)以及在绝缘体层上的器件层(130)。衬底(110)掺杂有具有给定导电类型的相对较低剂量的掺杂剂(111)，从而使其具有相对较高电阻率。此外，半导体衬底紧邻绝缘体层的一部分(102)可以掺杂有稍高剂量的相同掺杂剂(111)、具有相同导电类型的不同掺杂剂(112)及其组合(111和112)。可选地，在该相同部分(102)中形成微腔(122、123)以便使任何电导率的增加与相应电阻率的增加相抵消。提高半导体衬底-绝缘体层界面处的掺杂剂浓度将增大任何所得的寄生电容器的阈值电压(Vt)，并且因此减少了谐波行为。在此也公开了一种用于这种半导体结构的方法和设计结构的实施例。

【技术实现步骤摘要】
【国外来华专利技术】
实施例大体涉及半导体结构，并且更具体地涉及一种配置用于减少的谐波的绝缘体上硅(S OI)结构、一种形成这类配置用于减少的谐波的绝缘体上硅(SOI)结构的方法、以及还涉及一种用于这种配置用于减少的谐波的绝缘体上硅(SOI)结构的设计结构。
技术介绍
绝缘体上硅(SOI)结构通常包括硅衬底、衬底之上的绝缘体层(例如掩埋氧化物(BOX)层)、以及绝缘体层之上的器件层(也即由其形成集成电路器件的硅层)。这种SOI结构在形成集成电路器件方面通常比体硅结构具有许多优势(例如减小寄生电容、消除闩锁、更好地控制短沟效应等等)。但是，已经注意到在使用传统的SOI衬底形成射频(RF)开关方面具有至少一个缺点。具体而言，联邦通信委员会(FCC)已对于RF开关应用中谐波产生设置了限制(也即规范)。不幸地，使用传统SOI衬底形成的RF开关时常产生超过FCC限制的二阶和三阶谐波。即，在传统SOI衬底上的RF开关的情形中，绝缘体层内或者绝缘体层与硅衬底之间界面处的固定电荷(也即经捕获的电荷)可以导致在与绝缘体层相邻的硅衬底顶表面处产生反型电荷。该反型电荷可以导致谐波的产生，该谐波包括二阶和三阶谐波。当电路的阻抗特性随输入信号而不恒定时，产生谐波。二阶谐波通常源自阻抗中的线性响应(也即当阻抗是输入信号的函数时)。三阶谐波通常源自阻抗中的二次响应(也即当阻抗是输入信号的平方的函数时)。考虑到这些二阶和三阶谐波，得到的RF开关可能容易地呈现出超过FCC限制的谐波。因此，本领域需要一种配置用于减少的谐波的SOI结构以及形成该结构的方法。
技术实现思路
在此公开了半导体结构的一些实施例，更具体而言公开了配置用于减少的谐波的绝缘体上硅(SOI)结构的一些实施例。具体而言，结构实施例可以包括半导体衬底、半导体衬底上的绝缘体层以及绝缘体层上的器件层。半导体衬底可以具有给定的导电类型、第一表面(例如底表面)以及第一表面之上的第二表面。此外，半导体衬底可以包括第一部分(也即下部部分)以及第一部分之上的第二部分(也即上部部分)。第一部分可以与第一表面相邻，并且可以包括第一浓度的、具有给定导电类型的掺杂剂。第二部分可以从第一部分向上延伸至第二表面，并且可以包括大于第一浓度的第二浓度的、以下项中的任一中:与第一部分中相同的掺杂剂，与第一部分中不同的但是具有相同导电类型的掺杂剂，及其组合。可选地，第二部分也可以包括多个微腔，以便在第二部分内使掺杂剂诱导的电导率的增加与相应的微腔诱导的电阻率的增加相抵消。在此也公开了一种形成上述半导体结构的方法的一些实施例。具体而言，该方法实施例可以包括形成具有给定导电类型和第一表面(也即底表面)的半导体衬底。绝缘体层可以形成在第一表面之上的半导体衬底的第二表面上，而器件层可以形成在绝缘体层上。也可以执行附加的处理以便实现如上所述的最终的半导体结构。具体而言，可执行该附加的工序以便在半导体衬底中形成与第一表面相邻的第一部分(也即下部部分)，并且第一部分包括第一浓度的、具有给定导电类型的掺杂剂。可以进一步执行这类附加处理以便在半导体衬底中形成从第一部分延伸至第二表面的第二部分(也即上部部分)，并且第二部分包括大于第一浓度的第二浓度的以下项中的任一项与第一部分中相同的掺杂剂，与第一部分中不同的但是具有相同导电类型的掺杂剂，及其组合。基于该实施例，可以在半导体衬底形成期间、在半导体衬底形成之后并且在绝缘体层形成之前、在绝缘体层形成之后并且在器件层形成之前和/或在器件层形成之后并且在器件层内器件形成之前执行该附加处理。例如，方法的一个实施例可以包括形成具有第一表面(也即底表面)的单层半导体衬底。该单层半导体衬底可以原位掺杂或者随后注入大致均匀分布的并且具有给定的导 电类型的第一浓度的掺杂剂。接着，可以在半导体衬底的第二表面上形成绝缘体层，并且可以在绝缘体层之上形成器件层。此外，可以执行掺杂剂注入工艺以便在半导体衬底中注入与衬底形成期间所用的相同的掺杂剂或者具有相同导电类型的不同掺杂剂，从而所得的注入区域从第二表面垂直地延伸至第二表面下方预定的深度。因此，在注入工艺之后，半导体衬底将包括与第一表面相邻的第一部分(也即下部部分)，并且第一部分包括第一浓度的、具有给定导电类型的掺杂剂。半导体衬底也将包括第二部分(也即上部部分)，第二部分包括注入区域。该注入区域将包括高于第一浓度的第二浓度的、在半导体衬底形成和掺杂剂注入工艺二者期间所用的相同掺杂剂，或者包括高于第一浓度的第二浓度的、在半导体衬底形成工艺中所用的掺杂剂与在掺杂剂注入工艺中所用的不同掺杂剂的组合。方法的另一实施例可以包括形成多层半导体衬底。具体而言，为了形成多层半导体衬底，可以形成第一部分(例如第一半导体层)。在形成第一部分时，可以以具有给定导电类型的第一浓度的掺杂剂掺杂第一部分。接着，可以在第一部分上形成第二部分(例如第二半导体层)。形成该第二部分时，可以以与在形成第一部分中所用的相同的掺杂剂或者具有相同导电类型的不同掺杂剂的、较高的第二浓度(也即高于第一浓度的浓度)原位掺杂第二部分。继而，在形成半导体衬底的第二部分之后，可以在第二部分上形成绝缘体层。可选地，方法实施例的每一个可以进一步包括在半导体衬底的第二部分中注入气体离子，并且随后加热半导体衬底，以便通过气体离子在第二部分中形成微腔。这些微腔可以用于在第二部分中使掺杂剂诱导的导电率的增加与相应的微腔诱导的电阻率的增加相抵消。也在此新公开了用于上述绝缘体上硅(SOI)结构的设计结构的一些实施例，该绝缘体上硅(SOI)结构配置用于减少的谐波。该设计结构可以包括在存储介质(例如存储装置)中体现的、计算机可读的信息。该信息可以包括非功能性信息(例如数据)以及功能性信息(例如指令)，该信息例如网表、测试数据、特征数据、验证数据和/或设计规范。计算机可以读取该设计结构并且可以处理非功能性信息(也即数据)和功能性信息(也即执行指令)，以便制造绝缘体上娃(SOI)结构、绝缘体上娃(SOI)结构的仿真、或者其一些其它的功能等价物。附图说明通过参照附图的下面的详细描述，将更好地理解本专利技术的一些实施例，其中附图并不必然按比例绘制，并且其中图I是示出了半导体结构的一个实施例的截面图；图2是示出了图I实施例的半导体衬底中包含的微腔的截面图；图3是大致示出了用于形成图I和图2的半导体结构的方法实施例的流程图；图4是示出了用于形成图I和图2的半导体结构的特定方法实施例的流程图；图5是示出了根据图4的方法形成的部分完成结构的截面图；图6是示出了根据图4的方法形成的部分完成结构的截面图； 图7是示出了根据图4的方法形成的部分完成结构的截面图；图8是示出了根据图4的方法形成的部分完成结构的截面图；图9是示出了用于形成图I和图2的半导体结构的另一特定方法实施例的流程图；图10是示出了根据图9的方法形成的部分完成结构的截面图；图11是示出了根据图9的方法形成的部分完成结构的截面图；图12是示出了根据图9的方法形成的部分完成结构的截面图；图13是示出了根据图9的方法形成的部分完成结构的截面图；图14是示出了根据图3的方法形成的部分完成结构的截面图；图15是示出了根据图4的方法形成的部分完成结构的截面图；图16是示出了现有技术的半导体结构的截面图；图17本文档来自技高网...

【技术保护点】

【技术特征摘要】
【国外来华专利技术】2009.11.30 US 12/627,343;2009.12.10 US 12/634,8931.一种半导体结构,包括 半导体衬底，具有给定导电类型、第一表面和在所述第一表面之上的第二表面，所述半导体衬底包括 第一部分，与所述第一表面相邻，并且包括第一浓度的、具有所述给定导电类型的掺杂剂；以及 第二部分，从所述第一部分延伸至所述第二表面，所述第二部分包括高于所述第一浓度的第二浓度的下列项中任一项 与所述第一部分中相同的掺杂剂， 与所述第一部分中不同的掺杂剂，所述不同的掺杂剂具有所述给定的导电类型，以及 所述相同的掺杂剂和所述不同的掺杂剂的组合；以及绝缘体层，与所述第二表面相邻。2.根据权利要求I所述的半导体结构，其中，所述第一部分的电阻至少为10欧姆-厘米(Ω -cm)，并且所述第二部分的薄膜电阻至少为I X IO3欧姆每方块(Ω / □)。3.根据权利要求I所述的半导体结构，所述第二部分包括注入区域。4.根据权利要求I所述的半导体结构，所述第一部分包括第一半导体层，并且所述第二部分包括位于所述第一半导体层上的第二半导体层。5.根据权利要求4所述的半导体结构，所述第一半导体层包括硅层，并且所述第二半导体层包括第二娃层和多晶娃层中的任一个。6.根据权利要求I所述的半导体结构，进一步包括，位于所述绝缘体层上的器件层。7.根据权利要求I所述的半导体结构，所述第二部分抑制了在所述第二表面处寄生反型电荷层的形成，并且因此减少了谐波行为。8.—种半导体结构,包括 半导体衬底，具有给定导电类型、第一表面以及位于所述第一表面之上的第二表面，所述半导体衬底包括 第一部分，与所述第一表面相邻，并且包括第一浓度的、具有所述给定导电类型的掺杂剂；以及 第二部分，从所述第一部分延伸至所述第二表面，并且包括 多个微腔；以及 高于所述第一浓度的第二浓度的以下项中的任一项 与所述第一部分中相同的掺杂剂， 与所述第一部分中不同的掺杂剂，所述不同的掺杂剂具有所述给定导电类型，以及 所述相同掺杂剂和所述不同掺杂剂的组合；以及绝缘体层，与所述第二表面相邻。9.根据权利要求8所述的半导体结构，其中，所述第一部分的电阻至少为10欧姆-厘米(Ω-cm)，并且所述第二部分的薄膜电阻至少为IXlO3欧姆每方块(Ω / □)。10.根据权利要求8所述的半导体结构，所述第二部分包括注入区域。11.根据权利要求8所述的半导体结构，所述第一部分包括第一半导体层，并且所述第二部分包括位于所述第一半导体层上的第二半导体层。12.根据权利要求11所述的半导体结构，所述第一半导体层包括硅层，并且所述第二半导体层包括第二娃层和多晶娃层中的一个。13.根据权利要求8所述的半导体结构，进一步包括，位于所述绝缘体层上的器件层。14.根据权利要求8所述的半导体结构，其中，所述第二部分抑制了在所述第一表面处的寄生反型电荷层的形成，并且因此减少了谐波行为。15.—种形成半导体结构的方法，包括 形成具有给定导电类型和第一表面的半导体衬底； 在所述衬底的位于所述第一表面之上的第二表面上形成绝缘体层；以及 执行附加的处理以便在所述半导体衬底中形成 第一部分，与所述第一表面相邻，并且包括第一浓度的、具有所述给定导电类型的掺杂剂；以及 第二部分，从所述第一部分延伸至所述第二表面，并且包括高于所述第一浓度的第二浓度以下项之一 与所述第一部分中相同的掺杂剂； 与所述第一部分中不同的掺杂剂，所述不同的掺杂剂具有所述给定导电类型，以及 所述相同的掺杂剂和所述不同的掺杂剂的组合。16.根据权利要求15所述的方法，进一步包括 将气体离子注入所述第二部分中；以及 加热所述半导体衬底，以便由所述气体离子在所述第二部分中形成微腔。17.根据权利要求15所述的方法，执行所述附加处理以使得所述第一部分的电阻至少为10欧姆-厘米(Ω-cm)，并且所述第二部分的薄膜电阻至少为IXlO3欧姆每方块(Ω/ □)。18.根据权利要求15所述的方法，进一步包括在所述绝缘体层上形成器件层。19.根据权利要求15所述的方法，执行所述附加处理以使得所述第二部分抑制在所述第一表面处的寄生反型电荷层的形成，并且因此减少了谐波行为。20.一种形成半导体结构的方法，包括 形成具有第一表面的半导体衬底，并且在所述形成所述半导体衬底期间，使用第一浓度的、具有给定导电类型的掺杂剂掺杂所述半导体衬底...

【专利技术属性】
技术研发人员：A·B·伯塔拉，J·J·埃利斯莫纳汉，A·J·乔瑟夫，M·G·勒维，R·A·菲尔普斯，J·A·斯林克曼，
申请(专利权)人：国际商业机器公司，
类型：发明
国别省市：