本发明专利技术提供了一种超高压BCD工艺，该超高压BCD工艺可实现多种半导体器件的集成，超高压BCD器件包括：做在N型外延上的高压LDMOS、高压浮动盆结构、低压PMOS管、低压NMOS管、低压VNPN管、VDNMOS、齐纳二极管、低压NLDMOS、LPNP以及对称的漏极延伸EDPMOS，该工艺具有N型埋层，N型埋层贯穿P型衬底以及N型外延，高低压结构之间形成有PN结对通隔离结构。本发明专利技术提供的高压BCD工艺集成了多种电压水平的器件，并且其中的高压浮动盆结构，能够为桥式电路的应用提供工艺平台支持。
【技术实现步骤摘要】
本专利技术涉及半导体制造エ艺领域，尤其涉及ー种超高压B⑶半导体エ艺以及超高压B⑶器件。
技术介绍
B⑶是ー种单片集成エ艺技术，这种技术能够在同一芯片上制作双极型晶体管(Bipolar Junction Transistor), CMOS和DMOS器件。BCDエ艺不仅综合了双极型器件高跨导、强负载驱动能力和CMOS集成度高、低功耗的优点，而且集成进了高耐压DMOS功率器件。由于DMOS同时具有高压和高速开关的特性，因而用BCDエ艺制造的电源管理芯片能エ作在是高压和高频下，是制造高性能电源芯片的理想エ艺。采用BCDエ艺制造的单片集成芯片可以提高系统性能，节省电路的封装费用，并具有更好的可靠性。BCDエ艺的主要应用领域为电源管理(电源和电池控制)、显示驱动，汽车电子、エ业控制等领域。由于B⑶エ艺的应用领域的不断扩大，对BCDエ艺的要求越来越高。目前，BCDエ艺主要朝着高压、高功率、高密度方向分化发展。在高压集成电路(HVIC)领域，处于300V-800V之间的超高压集成电路HVIC是非常重要的组成部分，由于具有高可靠度、集成化，以及高效节能等突出优点受到业界青睐，其产品广泛应用于节能照明，功率校正，消费电子以及PC的开关电源，马达驱动等方面。而该类HVIC的实现的主要难点和关键是对其设计支持的高压エ艺平台。300V-800V超高压B⑶エ艺除了需要集成超高压DM0S、CM0S以及双极型晶体管以夕卜，通常还需要稳压齐纳ニ极管，高阻值多晶硅电阻和高压JFET等器件，往往需要将高压(350V-800V),中压(10V-40V)，低压(5V)全部集成在一起，对器件的エ艺集成兼容性和不同电压水平隔离的要求都很高。此外，根据HVIC电路的具体应用需求，对エ艺还有许多特殊的要求，如目前用于节能照明的电子镇流器和马达驱动应用一般都采用半桥或全桥的桥式电路拓扑结构，半桥和全桥的高侧功率管的驱动电路需要有电压可在OV到几百伏高压浮动的电位平移电路，高压浮动盆隔离结构及自举ニ极管等结构，这就对高压BCDエ艺提出了更高的要求。
技术实现思路
本专利技术所要解决的技术问题是提供了ー种超高压BCD半导体エ艺以及超高压BCDエ艺实现的器件，以解决多种电压水平器件的集成问题。为了解决上述技术问题，本专利技术的技术方案是提供了ー种超高压BCD半导体エ艺，其实现的集成器件包括做在N型外延上的高压LDM0S、高压浮动盆结构、低压PMOS管、低压NMOS管、低压VNPN管、VDNMOS、齐纳ニ极管、低压NLDM0S、LPNP以及对称的漏极延伸EDPMOS0该エ艺具有N型埋层，所述N型埋层贯穿所述P型衬底以及所述N型外延，高低压结构之间形成有PN结对通隔离结构；所述高压浮动盆结构包括多个P-top环和位于N阱内的高压N+以及N型埋层，所述多个P-top环和所述高压N+均位于N型外延内，所述高压浮、动盆结构以其中心左右对称。进ー步地，所述高压LDMOS包括多个P-top环、第一类高压N+层次形成的漏极区以及P型PBD，所述P型PBD内包含有第二类高压N+形成的源极以及形成PBD欧姆接触引出的源漏P+区，所述第二类高压N+与所述源漏P+区接触，并且所述源漏P+区全部外露于接触窗ロ，所述第二类高压N+部分外露于接触窗ロ，所述高压LDMOS以所述第一类高压N+层次形成的漏极为中心左右对称。进ー步地，所述低压VNPN管，其N阱内具有高压N+作为集电极，其P型PBD形成的基极内包含有第二类高压N+层次作为发射极以及形成PBD欧姆接触引出的源漏P+区，并且所述第二类高压N+和所述源漏P+区具有各自的接触窗ロ。进ー步地，所述齐纳ニ极管包括N+，N型埋层以及多个深P阱结构，所述多个深P阱相互交叠以降低阳极寄生电阻，并且分别与所述N型埋层交叠。 进ー步地，所述低压NLDM0S，其P型PBD内包含有第二类高压N+层次形成的源以及形成PBD欧姆接触引出的源漏P+区，其N型轻掺杂漏极区内具有第一类高压N+形成的漏扱，所述P型PBD与所述N型轻掺杂漏极区均包含在N阱内，所述低压NLDMOS以所述第一类高压N+为中心左右对称。进ー步地，所述LPNP包含有低压源漏N+作为N阱的基区引出、P型PBD作为发射极和集电极，所述低压源漏N+以及P型PBD均包含在N阱内，并且所述LPNP以其发射极为中心左右对称。进ー步地，所述对称的漏极延伸EDPMOS包含有低压源漏N+作为N阱引出、P型PBD作为漏极延伸，所述P型PBD内包含有源漏P+区，低压源漏N+以及P型PBD均包含在N阱内。进ー步地，所述PN结对通隔离结构包括相互交叠的深P阱与P型埋层。进ー步地，所述深P阱与P型埋层的掺杂贯通N型外延。进ー步地，所述N型外延的厚度为5 25微米。本专利技术提供了ー种超高压B⑶エ艺，包括如下步骤在P型硅衬底上通过锑注入和磷注入形成N型埋层；注入硼形成P型埋层；生长N型外延，在所述外延上做P隔离阱光刻和深P隔离阱注入，并推迸，形成的深P阱与P型埋层的掺杂贯通所述外延并有交叠；生长硬掩模氧化层，做N阱光刻，湿法刻蚀出N阱窗ロ，进行N阱磷注入；做P阱光刻，湿法刻蚀出P阱窗ロ，进行P阱硼注入；做有源掩膜，湿法刻蚀出高压有源区域，热生长高压区域栅氧化层；做双栅极氧化物掩膜，湿法刻蚀出CMOS有源区域，热生长CMOS栅氧化层，淀积多晶硅并掺杂；做多晶硅光刻，刻蚀，并热生长氧化层；做P-top光刻，进行P-top注入，并进行热推进；做PBD光刻，进行P-body注入，并进行热推进；做发射极光刻，进行高压N+注入，形成高压的源漏，双极晶体管的发射极以及齐纳ニ极管源级JACMOS P+层光刻，进行硼注入，形成CMOS源/漏极；做CMOS N+层光刻，进行磷注入，形成CMOS源/漏极；淀积低压介质氧化层层次，淀积氮化硅阻挡层，淀积高压厚氧化介质层，进行退火，同时激活源漏注入的掺杂杂质，做场板层次光刻，并湿法刻蚀高压厚氧化介质层，停在氮化硅上，去除窗ロ内的氮化硅；做接触孔层次光刻，刻蚀低压介质氧化层形成接触孔，进行粘附层钛和阻挡层氮化钛淀积，热退火，淀积金属层；做金属层层次光刻，刻蚀，并淀积钝化层；做PAD层次光刻，刻蚀掉PAD窗ロ的钝化层，进行合金エ艺。进ー步地,铺注入剂量为1E15量级,磷注入剂量为1E13量级。进ー步地，所述N型埋层与所述P衬底之间的结击穿电压高于750v。本专利技术提供的超高压BCD半导体器件包括了多种电压水平的器件，并且其中的高压浮动盆结构，能够为桥式电路的应用提供エ艺平台支持。本专利技术提供的超高压B⑶エ艺，该エ艺采用P型衬底上生长N型外延的方法，不仅实现了多种电压水平器件的集成，而且可形成桥式电路驱动必须的高压浮动盆结构，为桥式电路的应用提供了エ艺平台支持，此外，该エ艺具有可扩展性，可以加入层次形成多层金属的高压BCDエ艺，也可加入高阻阻挡层次获得高阻值多晶电阻等。 进ー步地，形成N型埋层时，在高温退火推进后P注入形成的N+全部包住，通过这样的处理增大了 N+埋层边界与P衬底的PN结曲率半径。进ー步地，由P-top环,P型衬底和N型外延,P+ (可以是P-body注入或者深P _离阱注入)实现表面高耐压。附图说明图Ia是本专利技术实施例提供的超高压BCD半导体器件中的高压LDMOS以及高压浮动盆剖面结构示意图；本文档来自技高网...
【技术保护点】
【技术特征摘要】
【专利技术属性】
技术研发人员：吕宇强，邵凯，陈雪萌，杨海波，
申请(专利权)人：上海先进半导体制造股份有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。