用于提高MCU存储性能的方法及其对应的MCU芯片技术

本发明专利技术提出一种用于提高MCU存储性能的方法及其对应的新型MCU芯片，该MCU芯片包括外部存储器地址转换电路、片内地址产生逻辑、片内易失性存储器配置与控制器、片内易失性存储器、以及非易失性存储器；片内易失性存储器包括用于存储程序的程序区和用于存储数据的数据区。本发明专利技术提出的用于提高MCU存储性能的方法，同时配合相应的上电执行流程以及程序烧录方式，可以克服所提到的程序区与数据区容量固定的局限性，同时解决可擦写非易失性存储器读取性能低的不足导致程序执行效率受到影响的问题，并可提升芯片生产制造成品率，降低成本。

【技术实现步骤摘要】

本专利技术涉及计算机存储技术，更具 体地，涉及ー种能够提高自身存储性能的方法及其对应的新型MCU芯片。
技术介绍
目前，通用MCU应用日趋广泛，各领域需求逐渐増大，如何在已有元件性能的基础上提高芯片整体性能并且扩大应用范围，是人们广泛关注的焦点。虽然芯片性能与特点千差万别，但就其内部存储器而言，主要分为可擦写非易失性存储器(诸如FLASH、EEPR0M、ROM、OPT、MTP等)及易失性存储器(诸如SRAM)。可擦写非易失性存储器掉电后数据不会消失，但性能相对较低，通常需要多个周期才能完成一次操作，主要用于存储程序。易失性存储器掉电后数据消失，但性能较高，单周期可完成ー个操作，主要用于程序执行过程中的中间数据存储。在一款芯片中，两者大小及所占地址是固定的，程序需要根据芯片所提供的硬件资源进行编写，要求相对较高，灵活度有限。同时由于片内可擦写非易失性存储器对芯片制造エ艺提出了特殊的要求，使得生产制造成本与可靠性变得更加敏感。因此，可擦写非易失性存储器与易失性存储器在芯片内的容量大小、性能高低以及其所影响的成品率与成本是当前芯片设计与制造的很重要考量因素。与存储器相依托的通用MCU芯片上电工作流程可抽象为如下三个过程上电引导过程；程序执行过程；烧录程序过程。芯片的上电过程与芯片的存储规划是紧密相连的。在对芯片性能需求日益增长的今天，用于存储程序的可擦写非易失性存储器的性能已经成为读取程序的瓶颈。其带来的成品率下降与成本上升也为人所诟病。在物理受限的前提下，可通过改变程序运行介质可以解决这ー问题，但运行流程也将随之改变。
技术实现思路
为克服现有技术的上述缺陷，本专利技术提出ー种能够提高自身存储性能的方法及其对应的MCU芯片。根据本专利技术的ー个方面，该MCU芯片包括外部存储器地址转换电路、片内地址产生逻辑、片内易失性存储器配置与控制器、片内易失性存储器、以及非易失性存储器；其特征在于，片内易失性存储器包括用于存储程序的程序区和用于存储数据的数据区；所述片内地址产生逻辑和片内易失性存储器配置与控制器通过易失性存储器地址总线通信连接，或两者一体形成于片内。根据本专利技术的另一方面，提出了一种提高MCU存储性能的方法，该方法包括以下步骤第一歩，判断外部非易失性存储器是否存在；如不存在，直接引入第五步；第二歩，在第一步检测成功的条件下，获取该存储器上用户程序信息；第三歩，识别用户程序信息，匹配则根据程序数据量大小从片外非易失性存储器拷贝至片内易失性存储器中；第四步，识别存储器转换标识，存在则进行片内存储器地址切換；第五步，执行用户程序。本专利技术提出的用于提高MCU存储性能的方法，同时配合相应的上电执行流程以及程序烧录方式，可以克服所提到的程序区与数据区容量固定的局限性，同时解决可擦写非易失性存储器读取性能低的不足而导致程序执行效率低的问题，并可提升芯片生产制造成品率，降低成本。附图说明图I为本专利技术存储区域布局示意图；图2为本专利技术所对应的MCU上电流程图；图3为存储器映射切換示意图；图4为本专利技术应用于MCU控制器的实际上电流程图。如图所示，为了能明确实现本专利技术的实施例的结构，在图中标注了特定的结构和 器件，但这仅为示意需要，并非意图将本专利技术限定在该特定结构、器件和环境中，根据具体需要，本领域的普通技术人员可以将这些器件和环境进行调整或者修改，所进行的调整或者修改仍然包括在后附的权利要求的范围中。具体实施例方式下面结合附图和具体实施例对本专利技术提供的一种提高MCU存储性能的方法及其对应的新型MCU芯片进行详细描述。同时，在这里做以说明的是，为了使实施例更加详尽，下面的实施例为最佳、优选实施例，对于ー些公知技术本领域技术人员也可采用其他替代方式而进行实施；而且附图部分仅是为了更具体的描述实施例，而并不g在对本专利技术进行具体的限定。图I表示本专利技术最优实施例中提出的新型MCU芯片1，其中该MCU芯片I包括外部存储器地址转换电路5，该外部存储器地址转换电路5优选采用外部通用或专用总线接ロ控制器；片内地址产生逻辑6，其优选为外设通讯控制器、处理器地址累加器等地址产生硬件中的一个或多个组合；通过片内易失性存储器地址总线7连接到片内地址产生逻辑6的片内易失性存储器配置与控制器8 ;片内易失性存储器9，例如sram等；以及非易失性存储器；该非易失性存储器优选包括片内用于存储数据的可擦写非易失性存储器12以及片内用于存储引导程序的非易失性存储器13。其中外部存储器地址转换电路5通过外部存储器数据/地址总线3、4与芯片外部的片外可擦写非易失性存储器2通信连接，该片外可擦写非易失性存储器2优选于采用例如FLASH、EEPROM等。片内地址产生逻辑6通过片内易失性存储器地址总线7与片内易失性存储器配置与控制器8相连接，也可以将片内地址产生逻辑6与片内易失性存储器配置与控制器8 —体形成，从而可以省略片内易失性存储器地址总线7。进ー步如图I所示，片内易失性存储器9包括两部分一部分为用于存储程序的片内易失性存储器10 (程序区)；另一部分是用于存储数据的片内易失性存储器11 (数据区)。当MCU主控芯片与外部存储器通讯使用串行总线时，外部存储器数据/地址存储总线3、4为同一串行总线。用于存储程序的片内易失性存储器10和用于存储数据的片内易失性存储器11这两部分区域对处理器具有不同的总线基址，逻辑上独立访问。程序区和数据区的容量的配比可以根据外部存储器中所储存的程序内容大小、所存储程序中记录的配置项以及芯片外部引脚配置而改变各自所占内部易失性存储器的容量比例。成功上电开始执行用户程序后，片内程序与数据存放在片内易失性存储器9中。在片内易失性存储器9中程序区与数据区的容量大小比例调整的方法是由片内易失性存储器配置与控制器8实现的。程序区与数据区具有不同的片内总线基址。处理器发 出的针对这两个不同区域的访问请求会被片内易失性存储器配置与控制器8翻译后，映射为同一个物理区域的访问。容量大小比例调整可由多种方法实现，包括a)根据外部可擦写或不可擦写非易失存储器中记录的程序大小信息智能调整山)根据外部可擦写或不可擦写非易失存储器中记录的指定的容量大小比例配置调整；c)根据芯片的特定引脚电平信息调整等方法。需要注意的是，根据本领域技术人员可知该附图I仅是示意性的，对于芯片的中的ー些公知技术，也可以采用其他本领域已知的技术手段或技术方案来代替，如非易失性存储器13与可擦写非易失性存储器12 —体形成，或仅保留其中ー个而实现上述两个的功能；又或者外部存储器地址总线3与外部存储器数据总线4可以采用相同的总线或串ロ来形成等。在本专利技术的教导、启示下，上述变形、替换以及修改均包含在本专利技术的保护范围内。如图2所示，上电后主控芯片引导程序工作流程如下第一歩检测外部非易失性存储器的ID或其中特定的内容等信息判断外部非易失性存储器是否存在；如不存在，直接引入第五步；第二步在第一步检测成功的条件下，获取该存储器上用户程序信息，包括程序标识、数据量大小、存储器转换标识等；第三步识别程序标识，如果匹配，则根据程序数据量大小从片外非易失性存储器拷贝至片内易失性存储器中；第四歩识别存储器转换标识，如果存在，则进行片内存储器地址切换，将存在用户程序部分的易失性存储器用作只读区，作用相当于传统MCU非本文档来自技高网...

【技术保护点】

【技术特征摘要】

【专利技术属性】
技术研发人员：胡杰，张琢，张炜，孙有阳，韩智毅，
申请(专利权)人：佛山华芯微特科技有限公司，
类型：发明
国别省市：