本实用新型专利技术提供一种基于FPGA的多路多分辨率视频采集装置，装置包括一视频编码单元、一FPGA单元、一DSP单元和一网络传输单元。其中所述DSP单元连接所述网络传输单元，FPGA单元用于将复数个视频图像数据合并成一个完整超级帧视频图像数据，FPGA单元分别连接所述视频编码单元与DSP单元。本实用新型专利技术利用FPGA芯片和高速DSP芯片配合，可以利用FPGA丰富的资源和灵活的编程方式，加上DSP芯片高效的算法能力，可以做到多路不同分辨率的视频的实时采集。可以广泛应用于视频监控、安防报警、家庭远程监控等领域。（*该技术在2021年保护过期，可自由使用*）
【技术实现步骤摘要】
本技术属于无线通信
，具体是ー种基于FPGA的多路多分辨率视频采集装置。
技术介绍
视频采集就是将模拟摄像机、录像机、LD视盘机、电视机输出的视频信号，通过专用的模拟、数字转换设备，转换为ニ进制数字信息的过程。网络视频服务器是ー种对音视频数据进行编码处理并完成网络传输的专用设备，从而实现远程监控的功能。网络视频服务器在目前视频领域中的应用主要是利用网络视频服务器构建远程监控系统。基于网络视频服务器的多通道数字传播技术具有传统的基于磁带录像机的模拟输出系统无可比拟的诸多优势，网络视频服务器采用开放式软硬件平台和标准或通用接ロ协议，系统扩展能力较强，能够与未来全数字、网络化、系统化、多通道资源共享等体系相衔接。是目前CCTV设备由模拟向数字过渡的最佳方案。而从长远来看，网络视频服务器的系统集成有巨大的潜在市场和深远的发展前景，因为从深层次来看，视频网络化、系统集成不仅仅是视频传输的问题，它代表未来视频应用的网络化和信息交互的应用发展趋势，是ー种从内容上更深层次上的互动，具有广阔的发展潜力，是未来3G、宽带业务的核心内容之一。因此可以肯定，随着数字技术和网络技术的不断发展，网络视频服务器在视频领域中的应用将有更多的延伸。市场上的网络视频服务器现在存有采用M — JPEG、MPEG4、H264等多种编码技术对视频数据进行编码的产品。市面现有的单DSP子単元的视频服务器，都是模拟视频输入信号经过视频编码子単元后，就连接到DSP处理器，受DSP子単元的资源限制，由于DSP子单元的VPIF (Video Port Interface)接ロ有限，一般只有2个bt656接ロ，或者把2个BT. 656接ロ组合成I个BT. 1120接ロ。因此只能从I个BT. 1120接ロ采集I路高清视频，或者分为2个BT. 656接ロ采集2路标清视频。如果要能够支持多种分辨率的采集，就必须要有更多的VPIF接ロ，因此即使是高性能的DSP子単元，能接入的视频输入的路数也是受 限制的，无法同时做到多路多种分辨率的视频采集。
技术实现思路
本技术目的在于提供一种基于FPGA的多路多分辨率视频采集装置，利用现场可编程门阵(FPGA, Field — Programmable Gate Array)芯片丰富的资源和灵活的编程方式，可以做到多路不同分辨率的视频的实时采集，广泛应用于视频监控、安防报警、家庭远程监控等领域。为实现上述目的，本技术提供一种基于FPGA的多路多分辨率视频采集装置，包括ー视频编码单元、一 DSP単元和与所述DSP单元连接的ー网络传输单元，其特征在干，所述基于FPGA的多路多分辨率视频采集装置还包括一 FPGA単元，分别连接所述视频编码单元与DSP单元,其进ー步包括复数个输入子単元，所述复数个输入子単元的每ー输入子単元用于接收一视频编码单元所转换的视频图像数据； 一 FPGA子単元，其用于去除消隐数据后提取各个通道的不同分辨率的有效视频数据，并且合并各个通道的所述有效视频数据成一高分辨率整合有效视频数据，后在所述高分辨率整合有效视频数据的基础上增加所述消隐数据和EAV/SAV，形成一超级帧视频整合图像数据；一第一缓存子単元，其用于缓存所述FPGA子单元提取各个通道的所述视频图像数据的所述有效视频数据；一第一接ロ子単元，其用于将所述超级帧视频整合图像数据传送至DSP単元。其中，所述复数个输入子单元连接所述FPGA子単元和所述视频编码单元，所述第一缓存子単元与所述FPGA子単元相连接。所述FPGA子单元进ー步包括提取子単元，用于提取各个通道的不同分辨率的所述有效视频数据；合并子单元，用于合并各个通道的所述有效视频数据；整合子単元，用于增加所述消隐数据和所述EAV/SAV，形成所述超级帧视频整合图像数据。较优地，所述FPGA単元通过所述第一接ロ子单元连接所述DSP単元。较优地，所述第一接ロ子単元包括一视频标准接ロ，所述视频标准接ロ的协议为BT. 1120。较优地，所述视频编码单元包括复数个视频编码子单元。较优地，所述DSP単元包括一第二接ロ子単元，一 DSP子単元，一第二缓存子単元和一媒体存取控制子単元，其中所述第二接ロ子单元连接所述第一接ロ子単元和所述DSP子単元，所述第二缓存子単元与所述DSP子单元连接，所述媒体存取控制子单元连接所述DSP子単元和所述网络传输单元。第二接ロ子単元341用于从所述FPGA単元接收所述超级帧视频整合图像数据；DSP子単元343用于按照顺序把所述超级帧视频整合图像数据的所述视频图像数据进行分离；第二缓存子単元342用于储存分离出来的所述视频图像数据；媒体存取控制子単元344将分离出来的所述视频图像数据传输给所述网络传输单元。较优地，所述网络传输单元连接DSP単元和网络。综上所述，本技术中，増加了ー颗FPGA子単元。前端模拟视频输入经过VideoDecoder转换成BT. 656信号或者BT. 1120信号之后，先送到FPGA子单元，利用FPGA子单元上的资源，可以把多路不同分辨率的视频数据缓存以来，剔除消隐数据、保留有效视频数据。再以帧为单位，把各路低分辨率视频的有效数据合并起来，形成ー个大的高分辨率的有效视频数据，称之为超级视频帧，因为这个超级帧完全符合BT. 1120的规范，因此可以连接到DSP的ー个VPIF接口上，再传给DSP子单元，这样就可以在DSP的I个VPIF接口下实现多路多种分辨率的实时视频采集。附图说明图I是本技术的一具体实施列的ー个视频图像数据的格式图；图2是图I的具体实施列的视频图像数据合并示意图；图3是图I的基于FPGA的多路多分辨率视频采集装置结构图；图4是图I的基于FPGA的多路多分辨率视频采集方法的流程图。具体实施方式以下结合附图和具体实施例对本技术作出详细的说明，但下述实施列并非用于限定本技术。图I是本技术的一具体实施列的ー个视频图像数据的数据格式图。请參见图1，ー个视频图像数据的数据格式包含水平有效视频数据10、垂直有效视频数据11、行消隐数据12和场消隐数据13。有效视频数据、行消隐数据12和场消隐数据13这些数据是通过视频数据的结尾(EAV) 14和视频数据的起始(SAV) 15来区分的。EAV14和SAV15的数据格式，在BT. 656和BT. 1120里面都有标准的參数，传输过程中，以EAV14和SAV15来定义时序。其中BT. 1120和BT. 656是国际电信协会提出的一个视频标准接ロ ；用于并行传输YCbCr的视频流数据。其中BT. 656是Sbits位宽的并行总线，用于传输标清数字视频信号，BT. 1120是16bits位宽的并行总线，用于传输高清数字视频信号。EAV14和SAV15的格式标准EAV14和SAV15都是4个字节，前三个字节的值是固定的0xFF/0x00/0x00，第4个字节的值来确定是EAV14或者SAV15。 IWIIVN VMWtSMtm< r %i如Iき:Jf w L r* VI mi H i niff IVmI -imi y d: mb...............:で...................................................&本文档来自技高网...
【技术保护点】
【技术特征摘要】
1.一种基于FPGA的多路多分辨率视频采集装置，包括ー视频编码单元、一 DSP単元和与所述DSP单元连接的ー网络传输单元，其特征在于，所述基于FPGA的多路多分辨率视频采集装置还包括一 FPGA単元，分别连接所述视频编码单元与所述DSP単元，其进ー步包括 复数个输入子単元、一 FPGA子単元、一第一缓 存子単元和一第一接ロ子単元，其中所述复数个输入子单元连接所述FPGA子単元和所述视频编码单元，所述第一缓存子単元与所述FPGA子単元相连接。2.如权利要求I所述的基于FPGA的多路多分辨率视频采集装置，其特征在于，所述FPGA单元通过所述第一接ロ子单元连接所述DSP单元。3.如权利要求I所述的基于FPGA的多路多分辨率视频采集装置，其特征在于...
【专利技术属性】
技术研发人员：蒋志强，
申请(专利权)人：上海威乾视频技术有限公司，
类型：实用新型
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。