振荡电路及搭载有振荡电路的电子设备制造技术

本发明专利技术的目的是，提供这样的振荡电路及搭载其的电子设备：即使石英振荡电路的驱动电流变得非常小至100nA以下，石英振荡电路的输出变小至0.1Vpp以下，也产生与石英振荡电路的输出连接的下一级的各种电路正常动作的输出信号。将放大石英振荡电路的输出的放大电路与石英振荡电路的输出侧连接，使石英振荡电路的输出电压和石英振荡电路的CMOS反相器的输入电压的差放大。例如，将差分放大器与石英振荡电路的输出侧连接，以石英振荡电路的输出电压和CMOS反相器的输入电压作为差分放大器的输入。或者，将由3个运算放大器构成的仪表放大器与石英振荡电路的输出侧连接，使石英振荡电路的输出电压信号和石英振荡电路的CMOS反相器的输入电压信号的差放大。

【技术实现步骤摘要】

本专利技术涉及包括放大电路的振荡电路及搭载有振荡电路的电子设备。
技术介绍
在钟表或便携电话等便携设备中，出于该设备的无充电的长时间动作或所搭载的电池的充电频度降低化的要求，更加要求装入有该设备所使用的石英(水晶)振动器(振動子)等压电元件的振荡电路的驱动功率的降低或振荡电 路的待机时(振荡电路振荡的状态且无负载状态时)的超低功耗化。图3是使用石英振动器的典型的振荡电路，具有作为反相放大器的CMOS反相器IVOl、连接于CMOS反相器IVOl的输入端子XCIN与输出端子XCOUT之间的石英振动器X2、构成连接于CMOS反相器IVOl的输入端子XCIN与接地电位的电源端子Vss之间的负载电容Cg的电容元件及构成连接于CMOS反相器IVOl的输出端子XCOUT与接地电位的电源端子Vss之间的负载电容Cd的电容元件。另外，CMOS反相器IVOl由CMOS反相器和反馈电阻Rf构成，该CMOS反相器由串联连接于供给电源电压Vdd的第I电源端子与供给接地电位的第2电源端子之间的PMOS晶体管PMll和NMOS晶体管匪11构成。在CMOS反相器IVOl的PMOS晶体管PMll的源极与第I电源端子之间及CMOS反相器IVOl的NMOS晶体管匪11与第2电源端子之间，连接有限制激振石英振动器X2的驱动电流的驱动电流调整用电阻元件rl及r2。近年来要求搭载于便携设备等的振荡电路低功耗化，因此,需要使振荡电路中的石英振动器的驱动电流下降，因此，考虑减小振荡电路中的CMOS反相器的互导Gm。然而，如果减小Gm，则存在着使振荡电路的振荡余量下降的情況。振荡电路的振荡余量M由下式⑴给出。M = I -Gm / {(co 2Cg Cd) * (1/R1 (max))} = RL/R1 (max)... (I)Co是振荡频率的角频率，RL是负电阻，Rl (max)是石英振动器的有效电阻Rl的最大值，要求振荡余量M为5以上的值。由于石英振动器的有效电阻Rl是根据石英振动器的小型化的要求而决定的值，因而不大能够减小。因此，得知为了即使减小Gm也維持振荡电路的振荡余量M，降低构成外置于CMOS反相器的负载电容的电容器的负载电容值Cg和/或Cd即可。因此，为了实现此，要求振荡电路的石英振动器具有与针对所装入的微计算机等的IC而要求的低功耗化的规格相称的负载电容CL。即，针对作为一直以来使用的石英振动器的负载电容CL的12.5pF，申请人已提出负载电容CL的降低，即低CL化(3pF 5pF)(专利文献I)。然而，如果减小负载电容CL，则负载电容CL的电容容差和振荡频率的频率偏差Af的问题变得显著。例如，负载电容CL变化作为通常的电容容差的范围的AC(±5%)的情况的振荡频率的稳定性A f (ppm)，在负载电容CL为12. 5pF吋，A c为I. 25pF，振荡频率的稳定性A f 成为7. 3ppm,在负载电容CL为6pF吋，A c为0. 6pF，振荡频率的稳定性A f成为13. 2ppm，在负载电容CL为3pF时，A C为0. 3pF，振荡频率的稳定性Af 成为20. 5ppm。S卩，关于负载电容CL(3pF)，频率偏差比现有的12. 5pF的情况还大2. 8倍，所以为了实现负载电容CL的低电容化(低CL化)，需要提高振荡频率相对于负载电容CL的电容容差的稳定性。在图4中示出图3中的输入输出端子间XCIN及XOUT间的石英振动器侧的等效电路。负载电容CL串联连接至石英振动器X2，石英振动器表示为这样的电路电极间电容CO并联连接至等效地表示由于压电效应而产生的机械谐振的电感LI、电容Cl、电阻Rl的串联谐振电路。另外，在输入输出端子间XCIN及XCOUT间，由于CMOS半导体衬底或信号布线等而存在着各种杂散电容，如果这些(合成)杂散电容为Cs，则如图5所示，负载电容CL成为与和杂散电容Cs串联连接的外部(外置)电容Cg及Cd的并联连接。因此,成为CL = Cs+Cg*Cd/ (Cg+Cd)…⑵。如果以满足⑵的关系那样的CL值(2pF 6pF)的方式选择与振荡频率匹配那样的外置电容元件Cg及Cd，则能够提高振荡频率的稳定性。即，由于负载电容CL是杂散电容Cs和外部电容元件(电容器)Cext{ = Cg*Cd/(Cg+Cd)}的和，所以如果以成为负载电容CL和杂散电容Cs的差的方式选定外部电容元件Cext的值，则满足⑵式，意味着石英振动器的负载电容CL与从石英振动器看到的振荡电路侧的负载电容匹配(matching、整合)。图6是示出石英振荡电路中的驱动电流和负载电容CL的关系的图。得知如果负载电容变小，则驱动电流显著变小。例如，现有使用的负载电容12. 5pF的驱动电流为约I.5 PA,而负载电容2. 2pF的驱动电流成为0. 073 u A，驱动电流降低至约5%。这样，降低负载电容CL能够大大有助于石英振荡电路的低功耗化，一定能够大大有助于使用该石英振荡电路的电子设备的低功率化。专利文献I :日本特开2008-205658号公报
技术实现思路
如果石英振荡电路的驱动电流小于0. I PA (IOOnA)，则输出电压(Vout)成为电源电压(Vpp)的10%以下(Vout<0. lVpp)，由于电源电压为约IV 3V左右，所以输出电压(Vout)成为0. IV 0. 3V以下。图7示出连接有比较器作为与石英振荡电路的输出连接的电路的例子。图7所示的石英振荡电路侧的电路是基本上与图3同样的图，11是石英振动器，12是CMOS反相器，13是恒流源。石英振荡电路的输出Voutl是模拟信号(接近正弦波)，而通过比较器14变换为数字信号(矩形波信号)输出Vout2。在石英振荡电路的输出Voutl为0. IV 0. 3V以上吋，比较器14也正常动作，以与石英振荡电路的输出频率(f0)相对应的频率(f0)产生比较器输出。然而，如果成为约0. IV以下，则比较器中的2个输入电压的差变小，存在着未生成正常的比较器输出Vout2的时钟信号的情況。即，由于石英振荡电路的输出为低振幅，所以在与其连接的电路中，不能针对石英振荡电路的输出信号进行正确的信息传递。特别是如果使负载电容进ー步低CL化，石英振荡电路的驱动电流成为50nA左右，则石英振荡电路的输出Voutl进ー步成为低振幅波形，成为约0. 05Vpp左右，所以完全不产生来自比较器14的输出时钟信号Vout2。因此，本专利技术提供这样的电路即使石英振荡电路的驱动电流变得非常小至IOOnA以下，石英振荡电路的输出变小至约0. IVpp以下，也产生与石英振荡电路的输出连接的下一级的各种电路正常动作的输出信号。即，涉及包括放大电路的振荡电路及搭载有振荡电路的电子设备。 为了达成上述目的，在本专利技术中，将差分放大器与石英振荡电路的输出侧连接，以石英振荡电路的输出电压和CMOS反相器的输入电压作为差分放大器的输入。或者，将由3个运算放大器构成的仪表放大器(instrumentation amplifier)与石英振荡电路的输出侧连接，使石英振荡电路的输出电压信号和石英振荡电路的CMOS反相器的输入电压信号的差放大。在将差分放大电路及仪表放大器等放大电路与石英振荡电路的输出侧连接时，能够使石英振荡电路的输出电压V2和本文档来自技高网...

【技术保护点】

【技术特征摘要】
2011.03.01 JP 2011-0442941.ー种振荡电路，包括CMOS反相器，其特征在干 在所述振荡电路的输出侧具有放大所述振荡电路的输出电压和所述CMOS反相器的输入电压的差的放大电路。2.如权利要求I所述的振荡电路，其特征在于 所述放大电路是差分放大电路， 以所述振荡电路的输出及所述振荡电路中的所述CMOS反相器的输入作为所述差分放大电路的输入，并且， 所述CMOS反相器的输入经由电路Rl连接至差分放大器的(_)输入端...

【专利技术属性】
技术研发人员：相马弘之，
申请(专利权)人：精工电子有限公司，
类型：发明
国别省市：