互连结构的制作方法技术

本发明专利技术涉及一种互连结构的制作方法，包括以下步骤：提供一衬底，在所述衬底上依次沉积形成阻挡层、低介电常数的介质层以及硬掩膜层，所述介质层中分布有致孔剂；刻蚀形成至少一通槽；对所述衬底进行第一次紫外线辐射；沉积扩散阻挡层并沉积导电材料；进行化学机械研磨，直至去除所述硬掩膜层；对所述衬底进行第二次紫外线辐射。本发明专利技术所述互连结构的制作方法，在形成通槽后对所述衬底进行第一次紫外线辐射，去除所述第二通槽下方介质层中的致孔剂，包括介质层中其余致孔剂，以在后续沉积导电材料及进行化学机械研磨过程中分担机械压力，从而提高所述介质层的机械强度，降低介质层的损坏率，提高性能。

【技术实现步骤摘要】

本专利技术涉及ー种集成电路器件制造エ艺，尤其涉及ー种互连线结构的制作方法。
技术介绍
低介电常数(Low-K)的电介质被广泛地被用于超大規模集成电路中，以减小寄生电容，多孔型Low-K材料被认为是应用45nm及以下集成电路的最有前景的材料。然而，超低介电常数(Ultra Low-K, ULK)具有压强小于3GPa的弹性模量，这ー特性极大地影响了ULK/Cu互连的集成电路的性能。致孔剂(Porous Generator, Porogens)是用于在电介质中增加多孔率的物质,致 孔剂经过一系列的去除エ艺后在电介质中形成孔洞，从而降低电介质总的介电常数。含有致孔剂的ULK材质沉积于衬底上，继续以紫外线(UV)照射エ艺去除大部分致孔剂，从而形成多孔介质层。最近,具有高弹性模量的Low-K材料已经初步研制成功,然而随着Low-K材料的孔隙率不断提高，甚至高于50%时，其K值的降低不可避免地导致机械强度随之降低。在制作互连结构过程中，在电介质层上方沉积导电材料以及进行化学机械研磨过程中，低介质常数的电介质层的机械强度低，常常因机械压カ导致坍塌、损坏，从而影响互连结构的性能。
技术实现思路
本专利技术要解决的技术问题是，提供一种提高互连结构中电介质层机械强度的方法，从而达到减小在制作过程中电介质层损坏率，提高互连结构性能的目的。为解决上述问题，本专利技术提供一种，包括以下步骤提供一村底，在所述衬底上依次沉积形成阻挡层、低介电常数的介质层以及硬掩膜层，所述介质层中分布有致孔剂；刻蚀形成至少一通槽，所述通槽包括第一通槽和第二通槽，所述第一通槽贯穿所述阻挡层和部分介质层，所述第二通槽贯穿部分介质层和硬掩膜层，所述第二通槽的截面宽度大于第一通槽的截面宽度；对所述衬底进行第一次紫外线辐射，以去除所述介质层中第二通槽下方的介质层中的致孔剂；沉积扩散阻挡层于所述通槽内表面及所述硬掩膜层表面，并沉积导电材料填充所述通槽中；进行化学机械研磨，直至去除所述硬掩膜层；对所述衬底进行第二次紫外线辐射，以去除所述介质层中剩余的致孔剂。进ー步的，所述第一次紫外线辐射的时间为Imin 5min，温度为200°C 300°C。所述第二次紫外线辐射的时间为Imin 5min，温度为200°C 300°C。进ー步的，所述阻挡层的材料为氮化硅、碳化硅、氮碳化硅其中ー种或其组合。所述介质层的材料为碳掺杂氧化硅、介孔硅或有机聚合物多孔介质。所述硬掩膜层的材料为氧化硅。所述扩散阻挡层的材料为钽，氮化钽、钛、氮化钛其中ー种或其组合。所述导电材料为铜、铝、钨其中ー种或其组合。综上所述，本专利技术所述，在形成通槽后对所述衬底进行第一次紫外线辐射，去除所述第二通槽下方介质层中的致孔剂，包括介质层中其余致孔剂，以在后续沉积导电材料及进行化学机械研磨过程中分担机械压力，从而提高所述介质层的机械強度，降低介质层的损坏率，提高性能。附图说明图I为本专利技术一实施例中所述互连结构制作方法的简要流程示意图。图2 图8为本专利技术一实施例中所述互连结构制作方法的流程结构示意图。具体实施例方式为使本专利技术的内容更加清楚易懂，以下结合说明书附图，对本专利技术的内容作进ー步说明。当然本专利技术并不局限于该具体实施例，本领域内的技术人员所熟知的一般替换也涵盖在本专利技术的保护范围内。其次，本专利技术利用示意图进行了详细的表述，在详述本专利技术实例时，为了便于说明，示意图不依照一般比例局部放大，不应以此作为对本专利技术的限定。在下面的说明中，描述了很多具体细节，诸如特定结构、部件、材料、尺寸、处理步骤和技木，以提供对本专利技术的理解。然而，本领域技术人员应该理解，可以在没有这些具体细节的情况下实施本专利技术。在其他情况中，为了避免模糊本专利技术，没有详细描述公知的结构或处理步骤。应当理解为，当作为层、区域或衬底元件成为在另一元件“上”或“上方”吋，其可以直接在另一元件上或者也可以存在中间元件。在本专利技术中，所述应用于后端(BEOL)エ艺的单镶嵌结构或双镶嵌结构。图I为本专利技术一实施例中所述互连结构制作方法的简要流程示意图。图2 图8为本专利技术一实施例中所述互连结构制作方法的流程结构示意图。结合图1，在本实施例中，所述互连结构的制造方法包括以下步骤步骤SOl :如图2所示，提供一村底100，在所述衬底100上依次沉积形成阻挡层101、低介电常数的介质层103以及硬掩膜层105，所述介质层103中分布有致孔剂107。其中，所述衬底100可以为绝缘材料,例如有机绝缘体、无机绝缘体或包括上述材料的多层组合；导电材料，例如多晶娃、金属、金属合金、金属娃化物、金属氮化物或包括上述材料的多层组合；当所述衬底100包括绝缘材料和导电材料的组合时，衬底可以代表多层互连结构的前一互连层；半导体材料，可以为例如Si、SiGe、SiGeC、SiC、Ge合金、GaAs、InAs.InP和其他III/V或II/VI族化合物半导体均可使用等，所述衬底100为半导体材料时，衬底100上可制造一个或多个例如CMOS器件(互补金属氧化物半导体器件)的半导体器件。所述阻挡层101的材料为氮化硅、碳化硅、氮碳化硅其中ー种或其组合，用于层间绝缘。所述介质层103的材料为碳掺杂氧化硅、介孔硅或有机聚合物多孔介质，所述低介电常数(Low-K)的介质层的介电常数通常小于4，在本实施例中以介电常数小于2. 5的超低介电常数(Ultra Low-K)的介质层为佳。所述硬掩膜层105的材料为氧化硅。所述致孔剂可以为例如硅油致孔剂等材料，当紫外线辐射时，致孔剂分解后在介质层103中形成分布的空隙，提高介质层103的孔隙率，进而降低介质层103的介电常数。此外，所述阻挡层101、介质层103和硬掩膜层105的厚度依据器件需求及所使用的沉积エ艺而变化。步骤S02 :如图3所示，刻蚀形成至少一通槽201，所述通槽201包括第一通槽201a和第二通槽201b，所述第一通槽201a贯穿所述阻挡层101和部分介质层103，所述第二通槽201b贯穿部分介质层103和硬掩膜层105，所述第二通槽201b的截面宽度大于第一通槽201a的截面宽度；所述通槽201在横截面呈T字形，在后续填充导体材料后，在第一通槽201a中形成通孔插塞，在第二通槽201b中形成导线段。步骤S03 :如图4所示，对所述衬底100进行第一次紫外线辐射301，以去除所述介质层103中第二通槽201b下方的致孔剂，致孔剂107去除处形成孔洞203 ;所述第一次紫 外线福射301的时间为Imin 5min,温度为200°C 300°C。由于介质层通槽201以外处上方覆盖有硬掩膜层105，故第一次紫外线辐射照射到第二通槽201b下方的介质层103，并使该处介质层中的致孔剂107分解，在该处形成孔洞203，位于硬掩膜层105下方的介质层103中的致孔剂107依然保留，从而在后续沉积形成导电材料及化学机械研磨步骤中，分担机械压力，从而提高介质层103的机械强度，降低介质层103损坏率，提高性能。步骤S04 :如图5所示，沉积扩散阻挡层材料109于所述通槽201内表面及所述硬掩膜层105表面，所述扩散阻挡层109的材料可以为钽(Ta)，氮化钽(TaN)Ji (Ti)、氮化钛(TiN)其中ー种或其组合，其中较佳的为钽与氮化钽的组合钽具有良好的防导电材料扩散的本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种互连结构的制作方法，其特征在于，包括以下步骤 提供一村底，在所述衬底上依次沉积形成阻挡层、低介电常数的介质层以及硬掩膜层，所述介质层中分布有致孔剂； 刻蚀形成至少一通槽，所述通槽包括第一通槽和第二通槽，所述第一通槽贯穿所述阻挡层和部分介质层，所述第二通槽贯穿部分介质层和硬掩膜层，所述第二通槽的截面宽度大于第一通槽的截面宽度； 对所述衬底进行第一次紫外线辐射，以去除所述第二通槽下方的介质层中的致孔剂； 沉积扩散阻挡层于所述通槽内表面及所述硬掩膜层表面，并沉积导电材料填充所述通槽中； 进行化学机械研磨，直至去除所述硬掩膜层； 对所述衬底进行第二次紫外线辐射，以去除所述介质层中剩余的致孔剂。2.如权利要求I所述的互连结构的制作方法，其特征在于，所述第一次紫外线辐射的时间为Imi...

【专利技术属性】
技术研发人员：鲍宇，
申请(专利权)人：中芯国际集成电路制造上海有限公司，
类型：发明
国别省市：