制造双多晶硅栅极的方法及使用其制造半导体器件的方法技术

本发明专利技术提供一种形成双多晶硅栅极的方法。该方法包括在具有第一区域和第二区域的衬底上形成掺杂有第一导电类型的杂质的多晶硅层；形成掩模图案，该掩模图案覆盖第一区域中的多晶硅层而暴露第二区域中的多晶硅层；注入第二导电类型的杂质到掩模图案所暴露的第二区域中的多晶硅层中。移除掩模图案，并且图案化多晶硅层，以在第一区域中形成第一多晶硅图案并在第二区域中形成第二多晶硅图案。第二多晶硅图案形成为具有从其侧壁横向突出的突出部。随后，注入第二导电类型的杂质到第二区域中的衬底以及第二多晶硅图案的突出部中。

【技术实现步骤摘要】

本 申请的示范性实施例涉及制造半导体器件的方法，更具体地，涉及制造双多晶硅栅极的方法以及使用其制造半导体器件的方法。
技术介绍
近来，互补金属氧化物半导体(CMOS)电路已经广泛用于减少半导体器件的功耗。CMOS电路典型地包括设置于同一个衬底中和/或上的N沟道MOS (NMOS)晶体管和P沟道MOS(PMOS)晶体管。通常，PMOS晶体管可具有埋置沟道结构。随着CMOS电路变得更高度集成，PMOS晶体管的沟道长度逐渐减小。如果PMOS晶体管具有埋置沟道结构，则PMOS晶体管将大大受到短沟道效应的影响，短沟道效应导致沟道漏电流。因此，提出ー种双多晶硅栅极结构以实现具有表面沟道结构的PMOS晶体管。双多晶硅栅极结构可以包括掺杂有N型杂质的N型多晶硅图案和掺杂有P型杂质的P型多晶硅图案。P型多晶硅图案可以用作PMOS晶体管的栅极，而N型多晶硅图案可以用作NMOS晶体管的栅极。为了形成双多晶硅栅极结构，栅极绝缘层可以形成在具有NMOS晶体管区域和PMOS晶体管区域的衬底上，并且多晶硅层可形成在栅极绝缘层上。在多晶硅层形成期间或者形成之后，以第一导电类型的杂质(例如N型杂质)掺杂多晶硅层。然后，可形成掩模图案以暴露PMOS晶体管区域而覆盖NMOS晶体管区域，并且采用掩模图案作为注入掩模，可将第二导电类型的杂质注入到PMOS晶体管区域中的第一导电类型的多晶硅层中。这样，PMOS晶体管区域中的第一导电类型的多晶硅层可转变为第二导电类型的多晶硅层，例如P型多晶娃层。如果N型多晶娃的杂质浓度过高,贝U采用反向掺杂(counter doping)エ艺难以使PMOS晶体管区域的N型多晶硅层转变为P型多晶硅层。相反的，如果N型多晶硅的杂质浓度过低，则采用反向掺杂エ艺可更容易地使PMOS晶体管区域中的N型多晶硅层转变成P型多晶硅层。但是，当N型多晶硅层的杂质浓度过低吋，NOMS晶体管区域中的N型多晶硅层的电特性可能劣化。为了解决上述问题，本征多晶硅层可形成在具有NOMS晶体管区域和PMOS晶体管区域的衬底上。随后，N型杂质可以选择性地注入到NMOS晶体管区域的本征多晶硅层中，且P型杂质可以选择性地注入到PMOS晶体管区域的本征多晶硅层中。然而，在这种情况下，需要两个不同的掩模图案，例如，第一掩模图案和第二掩模图案，以形成双多晶硅栅极结构。使用第一光掩模形成第一掩模图案以选择性暴露NOMS晶体管区域，并且使用第二光掩模形成第二掩模图案以选择性暴露POMS晶体管区域。也就是，需要两个单独的光掩模，这将导致CMOS电路的制造成本増加。此外，可能需要额外的エ艺，例如，用于移除第一掩模图案和第二掩模图案的第一光致抗蚀剂和第二光致抗蚀剂去除エ艺。此外，还可能需要第一清洗エ艺和第二清洗エ艺以去除第一掩模图案和第二掩模图案的残余。結果，总的エ艺步骤的数量増加
技术实现思路
示范性实施例涉及制造双多晶硅栅极的方法以及使用其制造半导体器件的方法。根据某些实施例，一种制造双多晶硅栅极的方法包括在具有第一区域和第二区域的衬底上形成掺杂有第一导电类型杂质的多晶硅层；形成掩模图案，该掩模图案覆盖第一区域中的多晶硅层而暴露第二区域中的多晶硅层；注入第二导电类型的杂质到掩模图案所暴露的第二区域中的多晶硅层中；移除掩模图案，并且图案化多晶硅层以在第一区域中形成第一多晶硅图案并在第二区域中形成第二多晶硅图案。第二多晶硅图案形成为具有从其侧壁横向突出的突出部。随后，注入第二导电类型的杂质到第二区域的衬底中以形成轻掺杂区域，并且注入第二导电类型的杂质到第二多晶硅图案的突出部以对突出部掺杂第二导电类型杂质。第一区域可以为NMOS晶体管区域而第二区域可以为PMOS晶体管区域。第一导电类型可以为N型而第二导电类型可以为P型。可以通过向处理腔中同时提供处理源气体和第一导电类型的杂质源气体来形成掺杂有第一导电类型杂质的多晶硅层，处理源气体用于沉积多晶硅层，第一导电类型的杂质源气体用于掺杂多晶硅层。第二多晶硅图案的突出部可以形成为从第二多晶硅图案的上侧壁部分与下侧壁部分之间的中间侧壁部分横向延伸。形成第二多晶硅图案可以包括在多晶硅层上形成硬掩模图案以及使用第一蚀刻エ艺部分蚀刻多晶硅层，第一蚀刻エ艺采用硬掩模图案作为蚀刻掩模。从而，形成了具有正倾斜轮廓的上侧壁。接下来，可以使用不同于第一蚀刻エ艺的第二蚀刻エ艺来蚀刻剰余的多晶硅层，从而形成具有负倾斜轮廓的下侧壁。第二多晶硅图案的上部宽度可以朝向村底逐渐増大，而第二多晶硅图案的下部宽度可以朝向村底逐渐减小。可以使用倾斜离子注入エ艺来执行对突出部掺杂第二导电类型的杂质。该方法可以进一歩包括对包含轻掺杂区域的衬底施加热处理工艺。热处理工艺可以使用快速热处理工艺(RTP)来执行，并且快速热处理工艺可以使用氮气作为环境气体执行20分钟或者更短的时间。可替换地，快速热处理工艺也可以使用氮气和氧气的混合气体作为环境气体执行20分钟或者更短的时间。根据另外的实施例，一种制造半导体器件的方法包括在具有第一区域和第二区域的衬底上形成掺杂有第一导电类型杂质的多晶硅层；形成掩模图案，该掩模图案覆盖第一区域中的多晶硅层而暴露第二区域中的多晶硅层；注入第二导电类型的杂质到掩模图案所暴露的第二区域中的多晶硅层中；移除掩模图案，并且图案化多晶硅层，以在第一区域中形成第一多晶硅图案并在第二区域中形成第二多晶硅图案。第二多晶硅图案形成为具有从其侧壁横向突出的突出部。接下来，注入第一导电类型的杂质到第一区域中的衬底中以形成第一轻掺杂区域。注入第二导电类型的杂质到第二区域中的衬底中以形成第二轻掺杂区域，并且注入第二导电类型的杂质到第二多晶硅图案的突出部以对突出部掺杂第二导电类型的杂质。然后，在第一多晶硅图案的侧壁和第二多晶硅图案的侧壁分别形成第一间隙壁和第二间隙壁。注入第一导电类型的杂质到第一区域的衬底中以形成第一源扱/漏极区域，以及注入第二导电类型的杂质到第二区域的衬底中以形成第二源扱/漏极区域。 第一区域和第二区域可以分别为NMOS晶体管区域和PMOS晶体管区域。第一导电类型可以为N型而第二导电类型可以为P型。可以通过原位掺杂エ艺形成掺杂有第一导电类型杂质的多晶硅层，并且原位掺杂エ艺可以通过向处理腔中同时提供处理源气体以及第一导电类型的杂质源气体来执行，处理源气体用于沉积多晶硅层，第一导电类型的杂质源气体用于掺杂多晶硅层。第二多晶硅图案的突出部可以形成为从第二多晶硅图案的上侧壁部分与下侧壁部分之间的中间侧壁部分横向延伸。形成第二多晶硅图案可包括在多晶硅层上形成硬掩模图案以及使用第一蚀刻エ艺部分蚀刻多晶硅层，第一蚀刻エ艺采用硬掩模图案作为蚀刻掩摸。从而，形成具有正倾斜轮廓的上侧壁。接下来，可以使用不同于第一蚀刻エ艺的第二蚀刻エ艺来蚀刻剩余的多晶硅层，从而形成具有负倾斜轮廓的下侧壁。也就是，第二多晶硅图案的上部宽度可随多晶硅层靠近衬底而逐渐増大，而第二多晶硅图案的下部宽度可随多晶硅层靠近衬底而逐渐减小。 可以使用倾斜离子注入エ艺执行对突出部掺杂第二导电类型的杂质。方法还可包括对包括第二轻掺杂区域的衬底施加热处理工艺。热处理工艺可以使用快速热处理工艺(RTP)来执行，并且快速热处理工艺可以使用氮气作为环境气体执行20分钟或者更短的时间。可替换地，快速热处理工艺本文档来自技高网...

【技术保护点】

【技术特征摘要】
2011.02.15 KR 10-2011-00134751.ー种形成双多晶硅栅极的方法，所述方法包括 在具有第一区域和第二区域的衬底上形成掺杂有第一导电类型的杂质的多晶硅层； 形成掩模图案，所述掩模图案覆盖所述第一区域中的多晶硅层而暴露所述第二区域中的多晶硅层； 注入第二导电类型的杂质到所述掩模图案所暴露的所述第二区域中的所述多晶硅层中； 移除所述掩模图案； 图案化所述多晶硅层，以在所述第一区域中形成第一多晶硅图案并在所述第二区域中形成第二多晶硅图案，所述第二多晶硅图案形成为具有从其侧壁横向突出的突出部；以及 注入第二导电类型的杂质到所述第二区域的衬底中以形成轻掺杂区域，并且注入第二导电类型的杂质到所述第二多晶硅图案的突出部中以对所述突出部掺杂第二导电类型的杂质。2.根据权利要求I所述的方法，其中所述第一区域为NMOS晶体管区域而所述第二区域为PMOS晶体管区域。3.根据权利要求I所述的方法，其中所述第一导电类型为N型而所述第二导电类型为P型。4.根据权利要求I所述的方法，其中通过向处理腔中同时提供处理源气体和所述第一导电类型的杂质源气体来形成掺杂有所述第一导电类型的杂质的所述多晶硅层，所述处理源气体用于沉积多晶硅层，所述第一导电类型的杂质源气体用于掺杂所述多晶硅层。5.根据权利要求I所述的方法，其中所述第二多晶硅图案的所述突出部形成为从所述第二多晶硅图案的上侧壁部分与下侧壁部分之间的中间侧壁部分横向延伸。6.根据权利要求5所述的方法，其中形成所述第二多晶硅图案包括 在所述多晶硅层上形成硬掩模图案； 采用第一蚀刻エ艺部分蚀刻所述多晶硅层，所述第一蚀刻エ艺采用所述硬掩模图案作为蚀刻掩模，从而形成具有正倾斜轮廓的上侧壁；以及 使用不同于所述第一蚀刻エ艺的第二蚀刻エ艺蚀刻剰余的多晶硅层，从而形成具有负倾斜轮廓的下侧壁， 其中所述第二多晶硅图案的上部宽度朝向所述衬底逐渐増大，而所述第二多晶硅图案的下部宽度朝向所述衬底逐渐减小。7.根据权利要求I所述的方法，其中采用倾斜离子注入エ艺对所述突出部掺杂所述第ニ导电类型的杂质。8.根据权利要求I所述的方法，还包括对所述衬底施加热处理工艺，所述衬底包括所述轻掺杂区域。9.根据权利要求8所述的方法，其中所述热处理工艺采用快速热处理工艺来执行，并且所述快速热处理工艺采用氮气作为环境气体执行20分钟或者更短的时间。10.根据权利要求8所述的方法，其中所述热处理工艺采用快速热处理工艺来执行，并且所述快速热处理工艺采用氮气和氧气的混合气体作为环境气体执行20分钟或者更短的时间。11.一种制造半导体器件的方法，所述方法包括在具有第一区域和第二区域的衬底上形成掺杂有第一导电类型的杂质的多晶硅层；形成掩模图案，所述掩模图案覆盖所述第一区域中的所述多晶硅层而暴...

【专利技术属性】
技术研发人员：卢径捧，殷庸硕，
申请(专利权)人：海力士半导体有限公司，
类型：发明
国别省市：