化合物半导体器件及其制造方法技术

将选自例如Fe、C、B、Ti、Cr中的至少一种杂质从化合物半导体叠层结构的背面引入化合物半导体叠层结构的至少一个缓冲层中，以使缓冲层的电阻值变高。

【技术实现步骤摘要】

本文描述的实施方案涉及。
技术介绍
已经研究了通过使用氮化物半导体的诸如高饱和电子速度和其宽带隙的特性将其应用于高电压耐受性和大功率的半导体器件。例如，作为氮化物半导体的GaN的带隙为3. 4eV，其大于Si的带隙(I. IeV)和GaAs 的带隙(I. 4eV)，并且其具有高的击穿电场强度。因此，非常预期GaN作为能够高电压操作和高功率的功率半导体器件的材料。关于场效应晶体管特别是使用氮化物半导体的作为半导体器件的高电子迁移率晶体管(HEMT)，已经有很多报道。例如，在GaN基HEMT(GaN-HEMT)中，其中GaN用作电子传输层并且AlGaN用作电子供给层的AlGaN/GaN HEMT,得到了关注。在AlGaN/GaN HEMT中，在AlGaN处产生由于GaN和AlGaN之间晶格常数差异引起的畸变(distortion)。通过由AlGaN的畸变和自发极化产生的压电极化获得高浓度ニ维电子气(2DEG)。因此，期望作为高耐受电压功率器件用于开关元件、电动车辆等。使用氮化物半导体的半导体器件共有的ー个重要问题是减小关闭漏电流(off-leakage current)。GaN由于晶体缺陷、杂质的混合物等而易于变为n_型,并且存在其中电流泄漏经由作为缓冲层或电子传输层的GaN的沟道区的一部分而发生的问题。引用其中当生长缓冲层时掺杂诸如Fe的杂质以使其电阻高的方法作为减小关闭漏电流的方法。然而，晶体生长中的缓冲层非常重要，存在其中电子传输层、电子供给层等的结晶度劣化、以及通过使缓冲层变为杂质掺杂层引起器件特性劣化的问题。[专利文件I]日本专利公开号2007-25114
技术实现思路
考虑到上述问题做出本专利技术实施方案，本专利技术实施方案的ー个目的是提供高度可靠的和高耐受电压的，其中使缓冲层的电阻高，以确定地抑制关闭漏电流同时维持在缓冲层的晶体生长时没有掺杂杂质使其电阻高的上层处的化合物半导体的晶体品质。根据化合物半导体器件的ー个方面，所述化合物半导体器件包括化合物半导体叠层结构，和其中至少在化合物半导体叠层结构的缓冲层处局部地形成有其电阻值高于缓冲层的其它部分的区域。化合物半导体器件的制造方法的ー个方面包括从化合物半导体叠层结构的背面将杂质引入化合物半导体叠层结构的至少缓冲层中，以使得缓冲层的电阻值变高。附图说明图IA到图IC为说明在エ艺次序中的根据第一实施方案的AlGaN/GaN -HEMT的制造方法的截面示意图2A到图2C为说明在图IC之后的エ艺次序中的根据第一实施方案的AlGaN/GaN HEMT的制造方法的截面示意图；图3A和图3B为说明在图2C之后的エ艺次序中的根据第一实施方案的AlGaN/GaN HEMT的制造方法的截面示意图；图4A和图4B为说明在图2C之后的エ艺次序中的根据第一实施方案的AlGaN/GaN HEMT的制造方法的截面示意图； 图5A到图5C为说明根据第二实施方案的AlGaN/GaN -HEMT的制造方法的主要エ艺的截面示意图；图6A到图6C为说明根据第二实施方案的AlGaN/GaN -HEMT的制造方法的主要エ艺的截面示意图；图7为说明根据第三实施方案的AlGaN/GaN -HEMT的制造方法的主要エ艺的截面示意图；图8A和图8B为说明在图7之后根据第三实施方案的AlGaN/GaN -HEMT的制造方法的主要エ艺的截面示意图；图9A和图9B为说明在图7之后根据第三实施方案的AlGaN/GaN -HEMT的制造方法的主要エ艺的截面示意图；图10为说明根据第四实施方案的电源器件的示意结构的连接图；和图11为说明根据第五实施方案的高频放大器的示意结构的连接图。具体实施例方式(第一实施方案)在本专利技术实施方案中，公开了作为氮化物半导体的AlGaN/GaN HEMT作为化合物半导体器件。图IA到图4B为说明在エ艺次序中的根据第一实施方案的AlGaN/GaN -HEMT的制造方法的截面示意图。首先，如图IA中所示，在作为用于生长衬底的例如Si衬底I上形成化合物半导体叠层结构2。SiC衬底、蓝宝石衬底、GaAs衬底、GaN衬底等可用作用于生长的衬底来替代Si衬底。此外，所述衬底可为半绝缘的或者导电的。通过包括缓冲层2a、电子传输层2b、中间层2c、电子供给层2d和盖层2e构成化合物半导体叠层结构2。在完整的AlGaN/GaN -HEMT中，在其操作时，在电子传输层2b和电子供给层2d的界面(精确地，为中间层2c)的附近产生ニ维电子气(2DEG)。该2DEG基于电子传输层2b的化合物半导体(此处为GaN)和电子供给层2d的化合物半导体(此处为AlGaN)之间的晶格常数差异广生。详细地，通过例如金属有机气相外延(MOVPE)方法在Si衬底I上生长以下各化合物半导体。可使用分子束外延(MBE)方法等替代MOVPE方法。在Si衬底I上依次地生长厚度为约5nm的A1N、生长厚度为约Iiim的i(有意未掺杂的)-GaN、生长厚度为约5nm的i-AlGaN、生长厚度为约30nm的n-AlGaN和生长厚度为约3nm的n_GaN。因此，形成缓冲层2a、电子传输层2b、中间层2c、电子供给层2d和盖层2e。作为缓冲层2a，可使用AlGaN替代A1N，或可利用低温生长来生长GaN。作为AlN、GaN和AlGaN的生长条件，使用三甲基铝气体、三甲基镓气体和氨气的混合气体作为源气。根据生长化合物半导体层，适合地设定存在/不存在作为Al源的三甲基铝、作为Ga源的三甲基镓的供给及其流量。作为常规材料的氨气的流量设定为约IOOccm到10LM。此外，生长压カ为约50托到300托，生长温度为约1000°C到1200°C。当GaN、AlGaN生长作为n_型时，将例如包含例如Si作为n_型杂质的SiH4气体以预定流量加入源气中，以将Si掺杂到GaN和AlGaN中。Si的掺杂浓度设定为约I X IO18/cm3 到约 I X IO2Vcm3,例如约 5 X IO1Vcm30随后，如图IB所示，形成元件隔离结构3。在图2A及后续中没有示出元件隔离结构3。 详细地，将例如氩(Ar)注入化合物半导体叠层结构2的元件隔离区中。由此在化合物半导体叠层结构2处和在Si衬底I的表层部处形成元件隔离结构3。通过元件隔离结构3在化合物半导体叠层结构2上限定有源区。注意可通过使用例如STI (浅沟槽隔离)方法替代上述注入方法来实施元件隔离。此时，例如，使用氯蚀刻气体用于化合物半导体叠层结构2的干蚀刻。随后，如图IC所示，形成源电极4和漏电极5。详细地，首先，在化合物半导体叠层结构2的表面处的源电极和漏电极的形成平面位置(电极形成平面位置)处形成电极凹陷2A、2B。在化合物半导体叠层结构2的表面上涂覆抗蚀剂。通过光刻法处理抗蚀剂以形成暴露出对应于电极形成平面位置的化合物半导体叠层结构2的表面的开ロ。由此形成具有开ロ的抗蚀剂掩模。通过使用该抗蚀剂掩模来干蚀刻和移除盖层2e的电极形成平面位置，直至暴露出电子供给层2d的表面。因此，形成在电子供给层2d的表面处暴露出电极形成平面位置的电极凹陷2A、2B。作为蚀刻条件，使用惰性气体例如Ar和氯气如Cl2作为蚀刻气体，例如Cl2的流量设定为30SCCm，压カ设定为2Pa，RF输入功率设本文档来自技高网...

【技术保护点】

【技术特征摘要】
2011.02.25 JP 2011-0406731.ー种化合物半导体器件，包括 化合物半导体叠层结构，和 其中至少在所述化合物半导体叠层结构的缓冲层处局部地形成有其电阻值高于所述缓冲层的其它部分的区域。2.根据权利要求I所述的化合物半导体器件，还包括 在所述化合物半导体叠层结构的上方形成的电极，和 其中所述区域至少在所述化合物半导体叠层结构的所述缓冲层处的与所述电极的下方匹配的部分位置处局部地形成。3.根据权利要求I所述的化合物半导体器件， 其中所述区域通过引入杂质形成。4.根据权利要求3所述的化合物半导体器件， 其中所述杂质为选自铁、碳、硼、钛和铬中的至少ー种。5.根据权利要求I所述的化合物半导体器件，还包括 其上形成所述化合物半导体叠层结构的衬底。6.根据权利要求5所述的化合物半导体器件， 其中所述衬底的厚度设定为处于“0”(零)Pm至50i!m的范围内的值。7.根据权利要求5所述的化合物半导体器件， 其中在所述衬底的背面处形成有凹陷部分，和 所述区域在所述化合物半导体叠层结构的与所述凹陷部分匹配的部分位置处形成。8.根据权利要求7所述的化合物半导体器件， 其中所述凹陷部分为穿过所述衬底的开ロ。9.一种制造包括化合物半导体叠层结构的化合物半导体器件的方法，包括 从所述化合物半导体叠层结构的背面将杂质引入所述化合物半导体叠层结构的至少缓冲层中，以使所述缓冲层的电阻值变高。10.根据权利要求9所述的制造化合物半导体器件的方法，还包括 使其上形成有所述化合物半导体叠层结构的衬底的厚度减小，和 其中在所述厚度减...

【专利技术属性】
技术研发人员：美浓浦优一，吉川俊英，多木俊裕，
申请(专利权)人：富士通株式会社，
类型：发明
国别省市：