一种PMOS器件叠层结构的制备和栅功函数的调节方法，在完成常规的LOCOS或STI介质隔离后，用快速热氧化或化学法在半导体衬底上生长超薄界面氧化层或氮氧化层；淀积高介电常数(K)栅介质，接着快速热退火；淀积复合金属栅；淀积势垒金属层；淀积多晶硅膜和硬掩模，然后进行光刻和硬掩膜的刻蚀；去胶后，依次刻蚀多晶硅膜/势垒金属层/金属栅/高K介质/界面氧化层形成多晶硅膜/势垒金属层/金属栅/高K栅介质叠层结构。然后进行常规的侧墙形成、源/漏注入及快速热退火，在完成源/漏杂质激活的同时，实现了PMOS器件金属栅有效功函数的调节。
【技术实现步骤摘要】
本专利技术属于半导体
，特别是涉及先栅エ艺中ー种PMOS金属柵/高K栅介质叠层结构的制备和栅功函数的调节方法，适合于32/22纳米及以下技术代高性能纳米互补型金属氧化物半导体(CMOS)器件的应用。
技术介绍
随着CMOS器件的特征尺寸按Moore定律持续缩小，CMOS集成电路的发展遇到了严峻的挑战。为克服小尺寸器件成指数规律急増的栅漏电流、严重的多晶硅栅耗尽、増大的栅电阻及PMOS器件严重的硼穿透等问题，采用高介电常数(K)栅介质/金属栅结构代替传统的Si02/poly (多晶硅)栅结构已成为业界的共识。但是金属栅集成到高K栅介质上仍有许多问题急待解決，如热稳定性问题，界面态问题，特别是费米钉扎效应使纳米CMOS器 件需要的适当低的阈值电压的获得面临很大挑战，尤其是PMOS器件，因为PMOS器件需要的高的功函数更难达到。
技术实现思路
本专利技术的目的在于提出一种用于PMOS器件的金属栅/高K栅介质叠层结构的制备和栅功函数调节方法。为实现上述目的，本专利技术利用物理汽相淀积(PVD)方法，在高K介质上面淀积金属栅膜，它由3层金属膜组成先淀积TiN-I膜，然后淀积ー薄层金属Al膜，接着再淀积ー层TiN-2膜，这样完成整个金属栅的淀积；然后淀积势垒金属层；淀积多晶硅膜和硬掩模，接着进行光刻和硬掩膜的刻蚀；去胶后，依次刻蚀多晶硅膜/势垒金属层/金属栅/高K介质/界面氧化层形成多晶硅膜/势垒金属层/金属柵/高K栅介质/界面氧化层叠层栅结构。然后进行常规的侧墙形成、源/漏注入及快速热退火，在完成源/漏杂质激活的同时，将金属Al离子驱动到高K栅介质薄膜与界面氧化层间界面上，通过界面反应生成Al-O偶极子，从而实现了对PMOS器件金属栅有效功函数的调节。其调节效果与Al的淀积厚度、Al层与TiN/Hf基高K介质界面的距离，即TiN-I的厚度、热处理条件以及Hf基高K介质中接近高K介质/Si02界面处的状态等因数有夫。本专利技术提供的用于PMOS器件的金属栅/高K栅介质叠层结构的制备和栅功函数调节方法，其主要步骤如下步骤I)在完成常规的LOCOS或STI介质隔离后，用快速热氧化或化学法在半导体衬底上生长超薄界面氧化层或氮氧化层；步骤2)高介电常数(K)栅介质薄膜的形成，并于500-1050°C下，4-120秒热退火；步骤3)淀积金属栅；所述金属栅由3层组成，依次为TiN-l/Al/TiN-2，其中TiN-I金属栅厚度为2-6nm，金属Al膜厚度为2_5nm，TiN-2金属栅厚度为10_20nm ；步骤4)淀积势垒金属层；步骤5)低压化学汽相淀积多晶硅膜和硬掩模，然后进行光刻和硬掩膜的刻蚀； 步骤6)去胶，以硬掩膜为掩蔽，依次刻蚀多晶硅膜/势垒金属/金属栅/高K栅介质/界面SiO2形成叠层栅结构；步骤7)形成侧墙I和源/漏延伸区低能离子注入和大角度注入；步骤8)形成侧墙2和源/漏和离子注入；步骤9)快速热退火于600-1050°C下，于N2退火2_30秒；在完成源/漏杂质激活的同时，将金属Al离子驱动到高K栅介质薄膜与界面氧化层界面上，通过界面反应生成Al-O偶极子，实现对PMOS器件金属栅有效功函数的调节；步骤10) NiSi硅化物形成； 步骤11)接触和金属化380-430°C温度下，在合金炉内于N2或(N2+H2)中合金退火30-60分。所述的方法中，步骤I之前对完成常规LOCOS或STI隔离后的器件进行清洗，先采用常规方法清洗，然后用氢氟酸/异丙醇/水混合溶液在室温下浸泡2-10分钟，去离子水冲洗，甩干后立即进炉；氢氟酸异丙醇水的重量比为O. 2-1. 5% O. 01-0. 10% : 1%。所述的方法中，步骤I中界面氮氧化层可采用先注入氮到Si中再快速热氧化形成，或先快速热氧化形成SiOx，再用NO氮化或等离子氮化形成SiON ；Si0x也可用O3化学处理形成。所述的方法中，步骤2中高K栅介质膜为Hf基氧化物，可以是HfAlO、HfAlON,HfSiAlON或HfLaON等，所述高介电常数栅介质膜可通过物理气相淀积、金属有机化学气相沉积或原子层淀积エ艺形成。所述的方法中，步骤3中的金属氮化物TiN栅薄膜和Al薄膜可通过物理气相淀积、金属有机化学气相沉积或原子层淀积エ艺形成。所述的方法中，步骤4中的势垒金属层可以是AlN或TaN薄膜，通过物理气相淀积、金属有机化学气相沉积或原子层淀积エ艺形成，厚度4-10nm。所述的方法中，步骤5中的硬掩膜是SiO2 (O)、Si3N4 (N)或其叠层0/N或0/N/0。硬掩膜采用氟基刻蚀。所述的方法中，步骤6中多晶硅采用F基加Cl基或HBr加Cl基刻蚀，TaN/TiN(Al) /高K栅介质叠层栅结构采用Cl基反应离子刻蚀或感应偶合等离子刻蚀形成，或采用化学湿法腐蚀形成。所述的方法中，步骤10中的NiSi由派射8_20nm Ni薄膜后,通过两步退火和其间的选择腐蚀完成，NiSi膜厚15-40nm。本专利技术提供的方法，其特点是在TiN等金属栅中淀积掺杂金属Al膜，通过热处理，将金属Al离子驱动到高K栅介质薄膜与界面氧化层界面上，通过界面反应生成Al-O偶极子，实现对PMOS器件金属栅有效功函数的调节。其调节效果与Al的淀积厚度、Al层与TiN/Hf基高K介质界面的距离，即TiN-I的厚度、热处理条件以及Hf基高K介质中接近高K介质/SiO2界面处的状态等因数有夫。优化这些參量，可以获得合适的有效栅功函数，以期获得合适低的阈值电压。本专利技术对PMOS器件金属栅有效功函数的调节效果好，操作简便可控，成本低，与常规CMODSエ艺完全兼容，便于集成电路产业化。附图说明图I是TiN金属栅中掺Al和不掺Al的poly-Si/TiN-l/Al/TiN-2金属栅PMOS电容C-V特性比较。图2是不同TiN-I薄膜厚度的poly-Si/TiN-l/Al/TiN-2金属栅PMOS电容C-V特性比较。具体实施例方式本专利技术提供的用于PMOS器件的金属栅/高K栅介质叠层结构的制备和栅功函数调节方法，在完成常规的LOCOS或STI介质隔离后，其主要步骤如下步骤I)用快速热氧化或化学法在半导体衬底上生长超薄界面氧化层或氮氧化层； 步骤2)高介电常数⑷栅介质薄膜的形成，并于500-1000°C下，10-120秒热退火；步骤3)淀积金属栅采用物理汽相淀积完成，先反应溅射淀积ー薄层TiN-Ι，接着溅射淀积ー薄层金属Al，然后再反应溅射淀积ー层TiN-2 ；步骤4)淀积势垒金属层；步骤5)低压化学汽相淀积多晶硅膜和硬掩模，然后进行光刻和硬掩膜的刻蚀；步骤6)去胶，以硬掩膜为掩蔽，依次刻蚀多晶硅膜/势垒金属/金属栅/高K栅介质/界面SiO2形成叠层栅结构；步骤7)形成侧墙I和源/漏延伸区低能离子注入和大角度注入；步骤8)形成侧墙2和源/漏离子注入；步骤9)快速热退火于600-1050°C下，于N2中退火2_30秒；在完成源/漏杂质激活的同时，将金属Al离子驱动到高K栅介质薄膜与界面氧化层间界面上，通过界面反应生成Al-O偶极子，实现对PMOS器件金属栅有效功函数的调节；步骤10) NiSi硅化物形成；步骤11)接触和金属化380-430°C温度下，在合金炉内于N2或(N2+H2)中合金退火30-60分。以下对本专利技术本文档来自技高网...
【技术保护点】
【技术特征摘要】
1.ー种PMOS器件叠层结构的制备和栅功函数调节方法，包括如下步骤 1)在完成常规的LOCOS或STI介质隔离后，在半导体衬底上生长界面氧化层或氮氧化层； 2)高介电常数(K)栅介质薄膜的形成，并于500-1020°C下，4-120秒热退火； 3)淀积金属栅，所述金属栅由三层组成，依次为TiN-l/Al/TiN-2； 4)淀积势垒金属层； 5)低压化学汽相淀积多晶硅膜和硬掩模，然后进行光刻和硬掩膜的刻蚀； 6)去胶，以硬掩膜为掩蔽，依次刻蚀多晶硅膜/势垒金属/金属栅/高K栅介质/界面SiO2形成叠层栅结构； 7)形成侧墙I和源/漏延伸区低能离子注入和大角度注入； 8)形成侧墙2和源/漏离子注入； 9)快速热退火于600-1050°C下，于队中退火2-30秒；在完成源/漏杂质激活的同吋，将金属Al离子驱动到高K栅介质薄膜/界面氧化层界面上，通过界面反应生成Al-O偶极子，实现对PMOS器件金属栅有效功函数的调节； 10)NiSi硅化物形成； 11)接触和金属化380-430°C温度下，在合金炉内于N2或(N2+H2)中合金退火30-60分。2.根据权利要求I所述的方法，其中，步骤I之前对完成常规的LOCOS或STI隔离后的器件进行清洗，先采用常规方法清洗，然后用氢氟酸/异丙醇/水混合溶液在室温下浸泡2-10分钟，去离子水冲洗，甩干后立即进炉；氢氟酸异丙醇水的重量比为0.2-1. 5% 0. 01-0. 10% 1%。3.根据权利要求I所述的方法，其中，步骤I中是采用快速热氧化或化学法生长...
【专利技术属性】
技术研发人员：徐秋霞，李永亮，
申请(专利权)人：中国科学院微电子研究所，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。