半导体器件包括在半导体衬底上的栅极。栅极的一个侧壁可以包括至少一个突起，以及栅极的对侧壁可以包括至少一个凹陷。接触件通过在栅极上设置的绝缘层来形成。接触件至少部分地与栅极中的突起中的至少一个重叠。金属层设置在绝缘层上。金属层包括向栅极的第一侧偏移的第一结构。第一结构至少部分地与接触件重叠，以使得接触件通过绝缘层将第一结构和栅极电耦合。
【技术实现步骤摘要】
【国外来华专利技术】
本专利技术通常涉及用于形成晶体管的半导体エ艺，并且，更特别地，涉及用于增加半导体衬底上布图密度的エ艺。相关技术的描述例如平面晶体管的晶体管已经是集成电路的核心几十年。在使用晶体管期间，通过在エ艺开发方面的进步和对增加特征密度的需要，单个晶体管的大小已经稳步减小。当前的按比例缩小利用32nm的技术，而开发向22nm的技术进步。用来在NMOS和PMOS结构之间连接的金属I (Ml)的垂直线路在标准的晶体管单元设计中是重要的。Ml垂直线路可以连接与底层活动面积接触的接触件(输出)。Ml垂直线路可以是加上与栅极接触的其它Ml线。 给Ml金属线(接触线或者垂直线)确定线路中的第一个挑战是未对准或者覆盖误差。未对准是现代平板印刷中増加的挑战，其导致了某些实际的局限性。一个实际的局限性是小接触特征之间的偏离希望去保持尽可能小，而重合中心是优选的。解决该局限性促进了 例如，接触件对中放置在栅极上，并且细的Ml线对中放置在接触件上，以使得栅极、接触件和Ml线都在相同的点上对中。第二个挑战是对于CPP(接触的多间距)，希望接近技术限制(例如，22nm的设计规则)。该希望使得在Ml和栅极同一中心时两个接触的栅极之间不可以图案化另外的Ml线(例如，垂直的Ml线)，这对于避免如上所述的未对准是优选的。能够确定接触的栅极之间Ml垂直线的线路同时避免未对准将允许更密集的布图，从而导致了较低的产品成本和更快的处理。图I描绘了直接在栅极上具有接触件和金属层结构的器件的顶视图。布附图说明图100包括通过接触件106A、106B分别与Ml结构104A、104B耦合的栅极102A、102B。Ml结构104A、104B是栅极102A、102B的输入接触件。因为Ml结构104A、104B的接近，所以对于另ー个Ml结构(例如，Ml垂直线路)，M1结构之间不存在任何空间。面积108代表Ml结构104A、104B周围的面积，其由于布图的密度而阻碍放置其它的Ml结构。可以供布图10中Ml垂直线路使用的ー种可能的解决方案是通过提出(put in)虚拟栅极来膨胀(bloat)栅极面积(CPP膨胀)，以增加主动栅极之间的水平距离。然而，该方法増加了整个芯片的面积并且限制了芯片对芯片面积的性能。另ー个可能的解决方案是替代Ml垂直线路，使用额外的局部互连(LI)层形成到输出的连接。LI层可以用于接触栅极和/或接触件活动区域。然而，使用LI层要求使用另外的通路(VO)层，从而阻止缩短LI层到附近的Ml线附近。另外的VO层可以明显地增加开发和/或加工成本。另ー个可能的解决方案是使用反向的金属2(M2)层，其中M2层被暴露，而且M2线与Ml线方向相同。这使得使来自其他位置(例如，其它逻辑栅极或者电路的其它部分)的线确定路线以与Ml线连接是困难的。而且，为了以与CPP同样紧密的间距印制M2，必须在平板印刷中调整(tradeoff)可以在正交方向印制的最小间距(エ艺方法包括，例如，光刻增强エ艺(RET)和偶极子照明)，或者使用多个暴露和多个掩膜，其产生了成本并带来了不利后果。因而，反向M2的解决方案具有以下局限性其贯穿整个设计，并且损害以高密度确定路线通向Ml线的能力或者加工成本和产品的产量。还有ー个可能的解决方案是给栅极加头(或者标识)，使栅极连接移位并且允许増加的布图密度。接触件然后可以直接(成方地)放置在头上。然而，使用头，増加了栅极宽度的偏差。该栅极宽度的偏差増加了关键尺寸的变化，并且能够造成产量和可靠性问题。因此，需要通过允许Ml垂直线路来増加布图密度，同时最小化开发和エ艺成本以及維持如理想级别的性能和可靠性。具有Ml垂直线路的更密集的布图可以降低产品成本和/或増加利用更密集的布图的芯片 的处理速度。这个更密集的布图在例如22nm技术的先进技术方面是有用的，以生产更快且更可靠的CPU(中央处理单元)或者GPU(图形处理单元)。专利技术实施方案的概述在某些实施方案中，半导体器件包括在半导体衬底上的栅极。栅极的一个侧壁可以包括至少ー个突起，以及栅极的对侧壁可以包括至少ー个凹陷。绝缘层可以基本上设置在栅极上。接触件可以通过绝缘层来形成。接触件可以至少部分地与栅极中的突起中的至少ー个重叠。金属层可以设置在绝缘层上。金属层可以包括向栅极的第一侧偏移的第一金属层结构。第一结构可以至少部分地与接触件重叠，以使得接触件通过绝缘层将第一结构和栅极电耦合。在某些实施方案中，半导体器件制造エ艺包括在半导体衬底上形成栅极，其中，栅极的一个侧壁包括至少ー个突起，以及栅极的对侧壁包括至少ー个凹陷；基本上在栅极上形成绝缘层；通过绝缘层形成接触件；以及在绝缘层上形成具有第一结构的金属层。在某些实施方案中，集成电路包括一个或者多个半导体器件。半导体器件中的至少ー个包括栅极，其中，栅极的一个侧壁包括至少ー个突起，以及栅极的对侧壁包括至少一个凹陷，基本上设置在栅极上的绝缘层，通过绝缘层形成的接触件，以及设置在绝缘层上具有第一结构的金属层。在某些实施方案中，计算机可读存储介质存储当被执行时生成可用来提供半导体器件的一个或者多个图案的多个指令，所述半导体器件包括栅极，其中，栅极的一个侧壁包括至少ー个突起，以及栅极的对侧壁包括至少ー个凹陷，基本上在栅极上设置的绝缘层，通过绝缘层形成的接触件，以及设置在绝缘层上具有第一结构的金属层。在某些实施方案中，计算机可读存储介质存储当被执行时生成可在半导体エ艺中使用的一个或者多个图案的多个指令，所述半导体器件包括在半导体衬底上形成栅极，其中栅极的一个侧壁包括至少ー个突起，以及栅极的对侧壁包括至少ー个凹陷，基本上在栅极上形成绝缘层，通过绝缘层形成接触件，以及在绝缘层上形成具有第一结构的金属层。附图简述图I描绘了现有技术的器件的顶视图，其中接触件和金属层结构直接在栅极上。图2A描绘了器件设计布图的实施方案的顶视图，其中接触件和金属层结构在具有弯曲的栅极上偏移。图2B描绘了具有弯曲的栅极和覆盖栅极弯曲的接触件的放大图。图3描述了在具有弯曲的栅极上偏移的接触件和金属结构的布图一部分的实施方案的放大的顶视图，如在衬底上所形成的。图4描绘了图2A中所示出的布图100的重新确定目标(用于优化工艺整合)的描绘。图5描绘了图2A中所示出的布图的晶片上的描绘。图6描绘了布图的实施方案的横截面侧视图，其中接触件和金属层结构在栅极上偏移，如在衬底上所形成的。图7描绘了布图的实施方案的顶视图，其中若干个接触件和金属层结构在具有弯曲的栅极上偏移，如在衬底上所形成的。虽然此处经由若干个实施方案和图示附图的实例描述了本专利技术，但是本领域技术人员将认识到本专利技术不限于所述的实施方案或者附图。应当理解，在这里的附图和详细说明书不意在将本专利技术限制在所公开的特定形式，而是相反的，本专利技术覆盖了落入由所附权利要求所限定的本专利技术精神和范围之内的所有修改、等同形式或者替代方式。此处所使用的标题仅仅是出于编制上的目的，并且不意味着限制说明书或者权利要求的范围。正如此处所使用的，单词“可以”用在容许的意思(即，意味着有可能)，而不是强制的意思(即，意味着必须)。相似地，单词“包括”意味着包括但不限于。实施方案的详述图2A描绘了用于器件的布图100的实施方案的顶视图，其中，接触件和金属层结构在具有弯曲的栅极上本文档来自技高网...
【技术保护点】
【技术特征摘要】
【国外来华专利技术】2009.08.31 US 12/551,0191.一种半导体器件,包括 在半导体衬底上的栅极，其中所述栅极的一个侧壁包括至少一个突起，以及所述栅极的对侧壁包括至少一个凹陷； 基本上在所述栅极上设置的绝缘层； 通过所述绝缘层形成的接触件，其中所述接触件至少部分地与所述栅极中的所述突起中的至少一个重叠；以及 在所述绝缘层上设置的金属层，其中所述金属层包括向所述栅极的第一侧偏移的第一结构，以及其中所述第一结构至少部分地与所述接触件重叠，以使得所述接触件通过所述绝缘层将所述第一结构和所述栅极电耦合。2.根据权利要求I所述的器件，其中所述突起中的至少一个和所述凹陷中的至少一个沿着所述栅极的长度的一部分基本上彼此相对。3.根据权利要求2所述的器件，其中所述突起和所述凹陷沿着所述栅极的所述长度的一部分而不是全部基本上彼此相对。4.根据权利要求I所述的器件，其中所述第一结构至少部分地与所述栅极中的所述突起中的至少一个重叠。5.根据权利要求I所述的器件，其中所述第一结构不与所述栅极对侧的所述第一结构的另一侧上的另外的栅极重叠。6.根据权利要求I所述的器件，其中所述栅极中的所述突起中的至少一个和所述栅极中的所述凹陷中的至少一个允许所述金属层中的第二结构位于所述栅极和至少一个另外的栅极之间。7.根据权利要求I所述的器件，还包括位于与所述栅极的所述第一侧相对的所述栅极第二侧上的所述金属层中的第二结构，其中所述第二结构与所述第一结构电隔离。8.根据权利要求7所述的器件，其中所述第二结构不与所述栅极重叠。9.根据权利要求7所述的器件，其中所述第二结构不与所述栅极对侧的所述第二结构的所述侧面上的另外的栅极重叠。10.根据权利要求7所述的器件，还包括在所述半导体衬底上的另外的栅极，其中所述另外的栅极位于远离所述栅极的所述第二结构的所述对侧上，以及其中所述第二结构不与所述栅极或者所述另外的栅极重叠。11.根据权利要求7所述的器件，还包括在所述绝缘层中形成的至少一个另外的接触件，其中所述另外的接触件被配置为通过所述绝缘层将所述器件的活动区域与所述第二结构奉禹合。12.根据权利要求I所述的器件，其中所述栅极中的所述突起和所述凹陷是根据CAD(计算机辅助设计)设计的图案来形成的。13.一种半导体器件制造工艺，包括 在半导体衬底上形成栅极，其中所述栅极的一个侧壁包括至少一个突起，以及所述栅极的对侧壁包括至少一个凹陷； 基本上在所述栅极上形成绝缘层； 通过所述绝缘层形成接触件，其中所述接触件至少部分地与所述栅极中的所述突起中的至少一个重叠；以及在所述绝缘层上形成金属层，其中所述金属层包括向所述栅极的第一侧偏移的第一结构，以及其中所述第一结构至少部分地与所述接触件重叠，以使得所述接触件通过所述绝缘层将所述第一结构和所述栅极电耦合。14.根据权利要求13所述的工艺，还包括沿着所述栅极的长度的一部分形成基本上彼此相对的所述突起中的至少一个和所述凹陷中的至少一个。15.根据权利要求14所述的工艺，其中所述突起和所述凹陷沿着所述栅...
【专利技术属性】
技术研发人员：安德鲁·E·卡尔森，
申请(专利权)人：超威半导体公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。