低泄露二极管制造技术

一种二极管包括：第一导电类型的阳极、第一导电类型的第一阴极；以及第二导电类型的第二阴极，第二导电类型与第一导电类型相反。第一导电类型的轻掺杂区位于阳极和第一阴极及第二阴极下部并与阳极和第一阴极及第二阴极垂直重叠。在没有将偏置电压施加在阳极和第二阴极之间的状态下，轻掺杂区的直接位于第二阴极下部的部分完全耗尽。

【技术实现步骤摘要】

本专利技术涉及半导体领域，更具体地，涉及低泄露二极管。
技术介绍
可以将二极管用于隔离目的。例如，在通常用在汽车上的局域互连网络总线系统(LINBus)中，可以将二极管用于隔离电池以防止漏电。传统的隔离二极管可以建立为集成电路的一部分，其包括p型衬底和位于该衬底上方的N型埋层(NBL)。二极管的阳极可以包括在NBL上方的高压p型阱(HVPW)和在该HVPW上方的P+区域。二极管的阴极可以包括在NBL的上方的高压N型阱(HVNW)和在 HVNW的上方的N+区域。为了防止阴极直接连接至NBL，可以在HVNW的中间层或者底层处形成深P型阱(DPW)，以使N型的阴极通过DPW与NBL隔离。然而，当二极管正向偏置时，传统的隔离二极管会出现泄露电流的问题。阳极(P型)、NBL、以及P型衬底形成PNP双极结型晶体管，当二极管正向偏置时，该双极结型晶体管可导通。因此，泄露电流可能从阳极流向衬底。
技术实现思路
为解决上述问题，本专利技术提供了一种器件，包括二极管，包括第一导电类型的阳极；第一导电类型的第一阴极；第二导电类型的第二阴极，第二导电类型与第一导电类型相反；以及第一导电类型的轻掺杂区，位于阳极和第一阴极以及第二阴极下方并与阳极和第一阴极以及第二阴极垂直重叠，其中，在没有将偏置电压施加在阳极和第二阴极之间的状态下，轻掺杂区中位于第二阴极正下方的部分完全耗尽。其中，第一阴极和第二阴极互连以用作单个阴极。该器件进一步包括第一导电类型的浅阱区域，位于阳极下方并与阳极接触，并且位于轻掺杂区上方并与轻掺杂区接触。该器件进一步包括第二导电类型的浅阱区域，位于第二阴极下方并与第二阴极接触，并且位于轻掺杂区上方并与轻掺杂区接触。该器件进一步包括第二导电类型的埋层，位于轻掺杂区下部下方并与轻掺杂区接触；以及第二导电类型的高压阱区域，位于埋层上方并与埋层接触，其中，高压阱区域形成围绕轻掺杂区的环。其中，第一导电类型为P型，第二导电类型为n型。其中，第一导电类型为n型，第二导电类型为p型。此外，还提供了一种器件，包括二极管，包括第一导电类型的阳极；第一导电类型的第一阴极；第二导电类型的第二阴极，第二导电类型与第一导电类型相反，其中，第一阴极和第二阴极通过金属连接件进行互连，并且其中，路径将阳极与第一阴极互连，且路径中的全部区域均为第一导电类型；以及第一导电类型的轻掺杂区，位于阳极和第一阴极以及第二阴极下方，其中，轻掺杂区形成路径的一部分。其中，在没有将偏置电压施加在阳极和第一阴极以及第二阴极之间的状态下，轻掺杂区中位于第二阴极正下方的部分完全耗尽。该器件进一步包括第一导电类型的浅阱区域，位于阳极下方并与阳极接触，并且位于轻掺杂区上方并与轻掺杂区接触。该器件进一步包括第二导电类型的浅阱区域，位于第二阴极下方并与第二阴极接触，并且位于轻掺杂区上方并与轻掺杂区接触。该器件进一步包括第二导电类型的埋层，位于轻掺杂区下方并与轻掺杂区接触；以及第二导电类型的高压阱区域，位于埋层上方并与埋层接触，其中，高压阱区域形成围绕轻掺杂区的环。其中，第一导电类型为p型，第二导电类型为n型。 其中，第一导电类型为n型，第二导电类型为p型。此外，还提供了一种器件，包括p型衬底；n型埋层，位于p型衬底上方；二极管，包括轻掺杂P型区，位于n型埋层上方；阳极，位于轻掺杂p型区上方；浅p型区，位于轻掺杂P型区和阳极之间并与轻掺杂P型区和阳极接触；n型第一阴极，位于轻掺杂p型区上方；浅n型区，位于轻掺杂p型区和第一阴极之间并与轻掺杂p型区和第一阴极接触，其中，浅P型区和浅n型区通过轻掺杂p型区的一部分彼此隔离；以及p型第二阴极，位于轻掺杂P型区上方并与轻掺杂P型区接触，其中，第一阴极和第二阴极互连以处于相同的电压电平；以及高压N型阱，围绕所述轻掺杂p型区，其中，高压N型阱的底部与n型埋层接触，并且其中，高压N型阱围绕轻掺杂p型区、阳极、以及第一阴极和第二阴极。其中，在没有将偏置电压施加给阳极和第一阴极以及第二阴极的状态下，轻掺杂p型区的位于第一阴极正下方的部分完全耗尽。其中，浅p型区的p型杂质浓度高于高压N型阱的杂质浓度，并且其中，浅p型区的底部表面高于高压N型阱的底部表面。其中，浅n型区的n型杂质浓度高于高压N型阱的杂质浓度，并且其中，浅n型区的底部表面高于高压N型阱的底部表面。其中，浅n型区和第一阴极中的每一个均形成围绕阳极和浅p型区的环。其中，浅掺杂区域的杂质浓度低于高压N型阱的杂质浓度。附图说明为了更彻底理解实施例、和其优点，现在对于结合附图所进行的以下描述进行参考，其中图I示出了根据实施例的二极管的截面图，其中，在p型衬底的上方形成二极管；图2示出了如图I所示的二极管的示例性顶视图；图3示出了根据可选实施例的二极管的截面图，其中，在n型衬底的上方形成二极管；以及图4示出了仿真结果，其中，二极管的P (beta)增益被示出为注入电流的函数。具体实施例方式以下详细论述了本专利技术的实施例的制作和使用。但是应该理解本实施例提供了许多可应用的能以各种各样的具体形式实现的专利技术理念。所论述的具体实施例仅仅是示例并且不旨在限定本专利技术的范围。根据实施例提供了具有减小的泄露和高击穿电压的二极管。还提供了形成该二极管的方法。然后，论述了实施例的变化和操作。遍及多幅示图和示例性实施例，将相同的参考标号用于标明相同元件。图I示出了根据实施例的 二极管20的截面图。在衬底22上形成二极管20，该衬底可以为轻微掺杂有P型杂质的P型衬底。在衬底22的顶部表面处形成N型埋层(NBL)24。在实施例中，通过利用n型杂质注入衬底22的顶部来形成NBL 24。在NBL 24的上方形成轻掺杂p型区26。在实施例中，通过在衬底22的上方外延生长半导体层100来形成轻掺杂p型区26。因此，在本说明书中，备选地，将轻掺杂p型区26称作p外延(pipi)区26，当然，在某些实施例中还可以通过注入来形成轻掺杂p型区26。通过半导体层100的外延生长的处理，p型杂质可以进行原位(in-situ)掺杂，以使p外延区26的p型杂质浓度变低。因此，与由注入所形成的p型区不同，p外延区26可以具有充分均匀的掺杂浓度，该掺杂浓度可以低于衬底22的p型掺杂浓度。p外延区26的顶部、中部、以及底部的掺杂浓度的偏差可以小于约10%。p外延区26的底部表面与NBL 24的顶部表面接触。二极管20的阳极包括浅p型阱(SHP)区域28。重掺杂p型(P+)区域30形成在SHP区域28的上方并且与SHP区域28接触。在所述实施例中，重掺杂(使用标号“ + ”所示的)表示高于约IO1Vcm3的掺杂浓度。然而，本领域中的技术人员应理解，重掺杂是取决于具体器件类型、技术生产、最小部件尺寸等的技术术语。因此，旨在根据估计技术来解释该术语并且该术语不仅限于所述实施例。在实施例中，SHP区域28的底部可以延伸至隔离区域31的底部表面下方，其可以为延伸入半导体层100的浅沟槽隔离(STI)区域。二极管20的阴极包括P+阴极40和重掺杂n型(N+)阴极42。P+阴极40和N+阴极42互连，并且用作单个阴极。因此，下文中，将P+阴极40和N+阴极42联合称作阴极40/42。例如，可以通过包括接触插头41和金属线43的金属连接来实现P+阴极40和N+阴极4本文档来自技高网...

【技术保护点】

【技术特征摘要】
2011.02.18 US 13/030,7711.一种器件，包括 二极管，包括 第一导电类型的阳极； 所述第一导电类型的第一阴极； 第二导电类型的第二阴极，所述第二导电类型与所述第一导电类型相反；以及所述第一导电类型的轻掺杂区，位于所述阳极和所述第一阴极以及所述第二阴极下方并与所述阳极和所述第一阴极以及所述第二阴极垂直重叠，其中，在没有将偏置电压施加在所述阳极和所述第二阴极之间的状态下，所述轻掺杂区中位于所述第二阴极正下方的部分完全耗尽。2.根据权利要求I所述的器件，其中，所述第一阴极和所述第二阴极互连以用作单个阴极。3.根据权利要求I所述的器件，进一步包括所述第一导电类型的浅阱区域，位于所述阳极下方并与所述阳极接触，并且位于所述轻掺杂区上方并与所述轻掺杂区接触。4.根据权利要求I所述的器件，进一步包括所述第二导电类型的浅阱区域，位于所述第二阴极下方并与所述第二阴极接触，并且位于所述轻掺杂区上方并与所述轻掺杂区接触。5.根据权利要求I所述的器件，进一步包括 所述第二导电类型的埋层，位于所述轻掺杂区下部下方并与所述轻掺杂区接触；以及所述第二导电类型的高压阱区域，位于所述埋层上方并与所述埋层接触，其中，所述高压阱区域形成围绕所述轻掺杂区的环。6.根据权利要求I所述的器件，其中，所述第一导电类型为P型，所述第二导电类型为n型。7.根据权利要求I所述的器件，其中，所述第一导电类型为n型，所述第二导电类型为P型。8.一种器件，包括 二极管，...

【专利技术属性】
技术研发人员：李介文，张伊锋，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：