一种导电插塞的形成方法技术

一种导电插塞的形成方法，包括：提供半导体衬底，半导体衬底上形成绝缘介质层，绝缘介质层内具有分立第一金属层，第一金属层表面与绝缘介质层表面齐平；在绝缘介质层和第一金属层上形成镍金属层；刻蚀镍金属层，形成开口，开口露出部分第一金属层表面；在刻蚀后的镍金属层表面以及侧壁形成石墨烯薄膜层；在石墨烯薄膜层及第一金属层和绝缘介质层上形成第一层间介质层；平坦化第一层间介质层及石墨烯薄膜层至露出镍金属层；刻蚀镍金属层和石墨烯薄膜层，形成与各分立第一金属层连通的导电插塞。本发明专利技术利用石墨烯材料良好的导电性能，制作石墨烯导电插塞，使半导体衬底上各个互连金属层间电学通路的导电性能更好，从而提高最终器件的质量和性能。

【技术实现步骤摘要】

本专利技术涉及半导体工艺领域，特别涉及。
技术介绍
石墨烯(Graphene)是一种由单层碳原子紧密堆积成二维蜂窝状结构的碳质新型薄膜材料。石墨烯不仅是已知材料中最薄的一种，还非常牢固坚硬；作为单质，石墨烯在室温下传递电子的速度比已知导体都快，如此良好的电学性能使石墨烯在半导体工艺领域中具有巨大的潜在价值。现有制作石墨烯薄膜的方法之一为化学气相沉积(CVD)。虽然化学气相沉积工艺简单且成本也较低，但是通过CVD制备的石墨烯薄膜通常需要附着在金属层(例如镍金属层)表面，这样不利于石墨烯电子器件的加工制造。为解决上述问题，目前通常将石墨烯薄膜转移到含硅材料的基片上。具体将石墨烯薄膜转移至含硅材料基片上的方法参考图I至图4所示，首先，如图I所示，提供一基片1，所述基片I的材料是硅或者二氧化硅；在基片I上形成有镍金属层2，通过化学气相沉积(CVD)在所述镍金属层2的表面形成一层石墨烯薄膜3。进一步地，在所述石墨烯薄膜3上旋涂一层有机胶体层4，优选地，所述有机胶体层4的材料为聚甲基丙烯酸甲酯(PMMA)，然后在50-100摄氏度的温度条件下烘干所述有机胶体层4，其作用是使得所述石墨烯薄膜3吸附在所述有机胶体层4上。然后，如图2所示，通过湿法刻蚀将所述石墨烯薄膜3和有机胶体层4剥离所述基片I。优选地，具体工艺如下将带有所述有机胶体层4和石墨烯薄膜3的基片I浸润在HCL溶液(图2中未示出)中，腐蚀去除镍金属层2，使所述石墨烯薄膜3和有机胶体层4漂浮在HCL溶液中。接着，如图3所示，将所述石墨烯薄膜3和所述有机胶体层4均匀地铺展在基片I上，其中所述有机胶体层4朝上，所述石墨烯薄膜3朝上，并通过热处理使所述石墨烯薄膜3与所述基片I紧密接触。最后，如图4所示，将带有石墨烯薄膜3和有机胶体层4的含硅材料的基片I浸润在丙酮溶液(图4中未示出)中，剥离所述有机胶体层4，从而实现将石墨烯薄膜3转移到含硅材料的基片I上的过程，图4所示的带有所述石墨烯薄膜3的基片I可以作为一种导体。进一步地，更为详细的技术方案可以参考中国专利申请号为201010028096. 4的专利文件，在此不予赘述。可以看出，现有的技术方案只能实现在平面(即通常所述的x-y平面)内将石墨烯薄膜转移到含硅材料的基片的过程。但是，在半导体领域，随着集成电路的制作向超大规模集成电路(ULSI)发展，其内部的电路密度越来越大，所含元件的数量也不断增加，使得 晶圆的表面无法提供足够的面积来制作所需的互连线(interconnect)。为了配合元件缩小后所增加的互连线的需求，利用导电插塞(plug)来实现两层以上的多层金属互连线的设计，成为超大规模集成电路工艺技术中最常用的方法。因此，如果能利用石墨烯良好的导电性能实现一种制备石墨烯导电插塞的方法，将对改进半导体工艺技术起到很大的作用。但是，现有技术中还无法实现在介质层、半导体衬底或金属铜层上直接形成石墨烯薄膜层。
技术实现思路
本专利技术解决的问题是利用石墨烯良好的电学性能来改进现有半导体工艺中形成插塞的方法。 为解决上述问题，本技术方案通过提供半导体衬底，所述半导体衬底上形成有绝缘介质层，所述绝缘介质层内具有分立第一金属层，第一金属层表面与绝缘介质层表面齐平；在所述绝缘介质层和第一金属层上形成镍金属层；刻蚀镍金属层，形成开口，所述开口露出部分第一金属层表面；在刻蚀后的镍金属层表面以及侧壁形成石墨烯薄膜层；在石墨烯薄膜层及所述第一金属层和绝缘介质层上形成第一层间介质层；平坦化所述第一层间介质层及石墨烯薄膜层至露出镍金属层；刻蚀所述镍金属层和所述石墨烯薄膜层，形成与各分立第一金属层连通的导电插塞。可选地，形成石墨烯薄膜层的方法为化学气相沉积法。可选地，所述化学气相沉积法采用的反应气体为CH4和H2。可选地，形成镍金属层的方法为物理气相沉积法。可选地，所述层间介质层的材料为二氧化硅。可选地，平坦化所述层间介质层的方法为化学机械研磨法。可选地，刻蚀所述镍金属层和所述石墨烯薄膜层的方法为干法刻蚀法。可选地，所述干法刻蚀法所采用的气体是Cl2和/或Ar。可选地，形成导电插塞之后，还包括步骤在导电插塞之间形成第二层间介质层，所述第二层间介质层表面与导电插塞顶部齐平；在所述层间介质层上形成与各导电插塞连通的第二金属层。可选地，通过化学气相沉积法沉积所述层间介质层。 可选地，所述第一金属层和所述第二金属层是铜金属层。与现有技术相比，本专利技术实施例具有以下优点利用石墨烯良好的电学性能，制作一种石墨烯导电插塞，使半导体衬底上各个互连金属层间电学通路的导电性能更好，从而提高最终器件的质量和性能。附图说明图I至图4是现有技术中一种石墨烯薄膜转移过程的示意图；图5是本专利技术所述一种石墨烯导电插塞的形成方法的流程示意图；图6至图13是本专利技术形成一种石墨烯导电插塞的第一实施例示意图；图14至图21是本专利技术形成一种石墨烯导电插塞的第二实施例示意图。具体实施例方式专利技术人发现在半导体领域，现有的金属层间的导电插塞的材料通常使用钨金属，而随着对半导体器件性能的要求越来越高，现有的钨插塞已不能满足器件所需的导电性能，因此需要寻找一种导电性能更好的材料来替代现有的导电插塞。针对上述间题，本专利技术提供了一种制备石墨烯导电插塞的方法，参考图5所示的流程示意图，具体地，包括如下步骤步骤SI，提供半导体衬底，所述半导体衬底上形成有绝缘介质层，所述绝缘介质层内具有分立第一金属层，第一金属层表面与绝缘介质层表面齐平；步骤S2，在所述绝缘介质层和第一金属层上形成镍金属层；步骤S3,刻蚀镍金属层,形成开口，所述开口露出部分第一金属层表面；步骤S4，在刻蚀后的镍金属层表面以及侧壁形成石墨烯薄膜层；步骤S5，在石墨烯薄膜层及所述第一金属层和绝缘介质层上形成第一层间介质 层；步骤S6，平坦化所述第一层间介质层及石墨烯薄膜层至露出镍金属层；步骤S7，刻蚀所述镍金属层和所述石墨烯薄膜层，形成与各分立第一金属层连通的导电插塞。本专利技术提供的技术方案可以实现形成一种石墨烯导电插塞的方法，通过所述石墨烯导电插塞来替代现有的金属插塞(例如，钨塞等)，由于在室温下所述石墨烯具有比已知导体都快的传递电子的速度，因此使用石墨烯导电插塞可以提高各个互连金属层间的电路传导率，从而提高最终产品的质量和性能。为使本专利技术的上述目的、特征和优点能够更为明显易懂，下面结合附图对本专利技术的具体实施方式做详细的说明。实施例一参考图6至图13是本专利技术提供的一种石墨烯导电插塞形成过程的示意图。首先，如图6所示，提供半导体衬底(图6中未示出)，所述半导体衬底上形成有绝缘介质层101，所述绝缘介质层101内具有分立第一金属层102，所述第一金属层102的表面与绝缘介质层101的表面齐平。其中，所述绝缘介质层101的材料通常是二氧化硅，也可以是其他K (介电常数)值更低的材料；可选地，所述第一金属层102的材料是铜，也可以是银、铝等其他金属材料，所述第一金属层102的形成方法为现有技术，在此不予赘述。然后,如图7所不,在所述绝缘介质层101和第一金属层102上形成镍金属层103。具体工艺如下通过物理气相沉积(PVD)将镍金属沉积在所述绝缘介质层101和第一金属层102的表面形成镍金属层103，再通过退火处理(Annealing)增强所本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种导电插塞的形成方法，其特征在于，包括如下步骤 提供半导体衬底，所述半导体衬底上形成有绝缘介质层，所述绝缘介质层内具有分立第一金属层，第一金属层表面与绝缘介质层表面齐平； 在所述绝缘介质层和第一金属层上形成镍金属层； 刻蚀镍金属层，形成开口，所述开口露出部分第一金属层表面； 在刻蚀后的镍金属层表面以及侧壁形成石墨烯薄膜层； 在石墨烯薄膜层及所述第一金属层和绝缘介质层上形成第一层间介质层； 平坦化所述第一层间介质层及石墨烯薄膜层至露出镍金属层； 刻蚀所述镍金属层和所述石墨烯薄膜层，形成与各分立第一金属层连通的导电插塞。2.根据权利要求I所述导电插塞的形成方法，其特征在于，形成石墨烯薄膜层的方法为化学气相沉积法。3.根据权利要求2所述导电插塞的形成方法，其特征在于，所述化学气相沉积法采用的反应气体为CH4和H2。4.根据权利要求I所述导电插塞的形成方...

【专利技术属性】
技术研发人员：胡敏达，张海洋，
申请(专利权)人：中芯国际集成电路制造上海有限公司，
类型：发明
国别省市：