本发明专利技术实施例公开了一种数据处理方法及装置，解决了在操作命令未命中Cache控制器中Cache存储器的情况下，对于Cache存储器的操作延时和操作占用带宽较大的问题。所述方法包括：首先接收操作命令，然后根据所述存储地址在Cache控制器中的Cache存储器搜索所述待操作数据，当在所述Cache存储器中未搜索到所述待操作数据时，将所述操作命令存储在所述Cache控制器中的未命中命令缓冲区中，再向外存发送读取命令后，将所述外存发送的数据存储在所述Cache控制器的数据缓冲区中，最后根据所述未命中命令，处理所述从外存获取的数据和所述未命中命令携带的数据。本发明专利技术适用于计算机系统领域。
【技术实现步骤摘要】
本专利技术涉及计算机系统领域，特别涉及ー种数据处理方法及装置。
技术介绍
Cache (高速缓冲存储器)，是现代计算机存储系统中最基本最重要的组成部分，其主要作用是缓解 高速的处理器和低速的外部存储器之间的性能差异，避免处理器因为等待内存数据而影响性能。对Cache的读写存储有命中和不命中两种情况，如果需要读写的数据存在于Cache中，称为命中，此时读写Cache速度较快，反之，称为不命中，此时，需要从外部存储器中调出相应的数据块。现代Cache控制器的基本设计思想是，由上层命令接ロ发布读写命令，Cache控制器首先检查此命令的地址所对应的数据是否缓存在Cache存储器中，如果命中，则直接在Cache存储器中完成读写操作；如果未命中，则需要暂时阻塞此命令，井向外存发起读命令，然后将外存中读取的数据写入Cache存储器中，再重新调用此前被阻塞的上层命令，从而完成数据读写。然而，采用该种技术，在操作命令未命中Cache控制器中Cache存储器的情况下，对于Cache存储器的仲裁申请次数和读写次数较多，造成了对于Cache存储器的操作延时和操作占用带宽较大的问题。
技术实现思路
本专利技术实施提供ー种数据处理方法及装置，在操作命令未命中Cache控制器中Cache存储器的情况下，降低了对于Cache存储器的操作延时和操作带宽。本专利技术实施例采用的技术方案为ー种数据处理方法，包括接收操作命令,所述操作命令中包括待操作数据的存储地址；根据所述存储地址在Cache控制器中的Cache存储器捜索所述待操作数据，当在所述Cache存储器中未捜索到所述待操作数据时，将所述操作命令存储在所述Cache控制器中的未命中命令缓冲区中；向外存发送读取命令后，将所述外存发送的数据存储在所述Cache控制器的数据缓冲区中，所述数据与所述操作命令对应；根据所述未命中命令缓冲区中存储的与所述数据对应的操作命令，处理所述外存发送的数据。ー种数据处理装置，包括接收单元，用于接收操作命令，所述操作命令中包括待操作数据的存储地址；搜索单元，用于根据所述存储地址搜索所述待操作数据，当未捜索到所述待操作数据时，将所述操作命令存储；存储单元，用于向外存发送读取命令后，将所述外存发送的数据存储，所述数据与所述操作命令对应；处理单元，用于根据所述存储単元存储的与所述数据对应的操作命令，处理所述外存发送的数据。本专利技术实施例提供的数据处理方法及装置，首先接收操作命令，然后根据所述存储地址在Cache控制器中的Cache存储器捜索所述待操作数据，当在所述Cache存储器中未捜索到所述待操作数据时，将所述操作命令存储在所述Cache控制器中的未命中命令缓冲区中，再向外存发送读取命令后，将所述外存发送的数据存储在所述Cache控制器的数据缓冲区中，最后根据所述未命中命令，处理所述从外存获取的数据和所述未命中命令携带的数据。现有技术在处理操作命令未命中Cache控制器中Cache存储器的情况时，对于Ca che存储器的仲裁申请次数和读写次数较多，造成了对于Cache存储器的操作延时和操 作带宽较大，本专利技术实施例在处理操作命令未命中Cache存储器的情况时，通过对于需要写入的数据进行合并，或者对于需要读出的数据直接输出，降低了对于Cache存储器的操作延时和操作占用的带宽。提升了 Cache存储器的工作性能。附图说明为了更清楚地说明本专利技术实施例中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本专利技术的ー些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它的附图。图I为本专利技术实施例一提供的ー种数据处理方法流程图；图2为本专利技术实施例一提供的ー种数据处理装置结构示意图；图3为本专利技术实施例ニ提供的ー种数据处理方法流程图；图4为本专利技术实施例ニ提供的ー种数据处理装置结构示意图。具体实施例方式下面将结合本专利技术实施例中的附图，对本专利技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本专利技术一部分实施例，而不是全部的实施例。基于本专利技术中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其它实施例，都属于本专利技术保护的范围。为使本专利技术技术方案的优点更加清楚，下面结合附图和实施例对本专利技术作详细说明。实施例一本实施例提供ー种数据处理方法，如图I所示，所述方法包括步骤101、接收操作命令,所述操作命令中包括待操作数据的存储地址。其中，所述操作命令可以为读操作命令，也可以为写操作命令。步骤102、根据所述存储地址在Cache控制器中的Cache存储器中捜索所述待操作数据，当在所述Cache存储器中未捜索到所述待操作数据时，将所述操作命令存储在所述Cache控制器中的未命中命令缓冲区中。可替换地，当上层操作命令命中了 Cache控制器吋，即Cache控制器中存储了所述命令需要的数据时，直接对Cache控制器进行读写操作。步骤103、向外存发送读命令后，将所述外存发送的数据存储在所述Cache控制器的数据缓冲区中，所述外存发送的数据与所述操作命令对应。步骤104、根据所述未命中命令缓冲区中存储的与所述外存发送的数据对应的操作命令，处理所述外存发送的数据。本实施例提供ー种数据处理装置装置，如图2所示，所述装置的实体可以为Cache控制器，所述装置包括接收单元21、搜索单元22、存储单元23、处理单元24。接收单元21，用于接收操作命令，所述操作命令中包括待操作数据的存储地址。 搜索单元22，用于根据所述接收単元21接收的存储地址捜索所述待操作数据，当未捜索到所述待操作数据时，将所述操作命令存储。存储单元23，用于向外存发送读取命令后，将所述外存发送的数据存储，所述数据与所述操作命令对应。处理单元24，用于根据所述存储単元23存储的与所述外存发送的数据对应的操作命令，处理所述外存发送的数据。本专利技术实施例提供的数据处理方法及装置，首先接收操作命令，然后根据所述存储地址在Cache控制器中的Cache存储器捜索所述待操作数据，当在所述Cache存储器中未捜索到所述待操作数据时，将所述操作命令存储在所述Cache控制器中的未命中命令缓冲区中，再向外存发送读取命令后，将所述外存发送的数据存储在所述Cache控制器的数据缓冲区中，最后根据所述未命中命令，处理所述从外存获取的数据和所述未命中命令携带的数据。现有技术在处理操作命令未命中Cache控制器中Cache存储器的情况时，对于Cache存储器的仲裁申请次数和读写次数较多，造成了对于Cache存储器的操作延时和操作带宽较大，本专利技术实施例在处理操作命令未命中Cache存储器的情况时，通过对于需要写入的数据进行合并，或者对于需要读出的数据直接输出，降低了对于Cache存储器的操作延时和操作占用的带宽。提升了 Cache存储器的工作性能。实施例ニ本实施例提供ー种数据处理方法，如图3所示，所述方法包括步骤301、接收操作命令，所述操作命令中包括待操作数据的存储地址。步骤302、根据所述存储地址在Cache控制器中的Cache存储器捜索所述待操作数据，当在所述Cache存储器中未捜索到所述待操作数据时，将所述操作命令存储在所述Cache控制器本文档来自技高网...
【技术保护点】
【技术特征摘要】
1.ー种数据处理方法，其特征在于，包括 接收操作命令，所述操作命令中包括待操作数据的存储地址； 根据所述存储地址在Cache控制器中的Cache存储器捜索所述待操作数据，当在所述Cache存储器中未捜索到所述待操作数据时，将所述操作命令存储在所述Cache控制器中的未命中命令缓冲区中； 向外存发送读命令后，将所述外存发送的数据存储在所述Cache控制器的数据缓冲区中，所述外存发送的数据与所述操作命令对应； 根据所述未命中命令缓冲区中存储的与所述外存发送的数据对应的操作命令，处理所述外存发送的数据。2.根据权利要求I所述的数据处理方法，其特征在于，根据所述未命中命令缓冲区中存储的与所述数据对应的操作命令，处理所述外存发送的数据包括 当所述操作命令为写命令时，合并所述写命令中携帯的数据和所述存储在所述数据缓冲区中的所述外存发送的数据； 将所述合并后的数据存储在所述Cache存储器中。3.根据权利要求I所述的数据处理方法，其特征在于，所述根据所述未命中命令缓冲区中存储的与所述数据对应的操作命令，处理所述外存发送的数据包括 当所述操作命令为读命令时，根据所述读命令中携帯的待操作数据的存储地址，从所述数据缓冲区存储的所述外存发送的数...
【专利技术属性】
技术研发人员：程永波，李涛，贺成洪，
申请(专利权)人：华为技术有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。