高迁移率单块P-I-N二极管制造技术

在此描述在基板上形成高电流密度的垂直P-I-N二极管的方法。所述方法包括以下步骤：同时将含四族元素的前驱物结合依序式的暴露，所述依序式的暴露是以任一次序对n型掺杂剂前驱物及p型掺杂剂前驱物暴露。通过减少或消除掺杂剂前驱物的流动同时流入含四族元素的前驱物，而在n型层与p型层之间沉积本征层。在n型层、本征层与p型层中每一个的沉积期间，基板可留在相同的处理腔室中，且基板在相邻层的沉积之间不暴露至大气。

【技术实现步骤摘要】
【国外来华专利技术】高迁移率单块P-I-N 二极管相关申请的交叉引用本申请要求2009年12月3日提出申请、专利技术名称为“高迁移率单块P_I_N 二极管”的美国临时专利申请案61/266，264号的权益，所述临时申请通过引用结合于此。
技术介绍
p-i-n 二极管实用于高速及/或高功率应用中，同时亦增加检测应用中的捕获率。这些结构已经并入静态存储器模块中，其中二极管以单块式整合至存储器单元中。水平定向的p-i-n 二极管已经以类似CMOS晶体管的方式制造，所述制造藉由使用 一序列的掩模通过离子注入而依序掺杂器件，所述掩模仅暴露基板中的需要P型或η型掺杂剂的的部分。存储器器件的高密度仰赖垂直P-i-n 二极管的生产，所述垂直p-i-n 二极管已通过沉积厚的本征层以及依序以例如低能量P型掺杂剂与高能量η型掺杂剂轰击层叠而使掺杂剂如期望般定位于P-i-n层叠中。需要后续的处理(例如激光退火)以“治愈”或增加p-i-n 二极管层叠中的晶粒尺寸，这提高迁移率并且使得更高的电流密度得以达成。高温退火重新分配掺杂剂，这可能要与所生成的器件的性能达成折衷方案。因此，需要新的沉积工艺以形成提供高迁移率(S卩，能够忍受高电流密度)且仍能精确控制掺杂剂分布的P-i-n 二极管层叠。本申请解决这个需求与其他需求。
技术实现思路
在此描述在基板上形成高电流密度的垂直p-i-n 二极管的方法。所述方法包括以下步骤同时将含有四族元素的前驱物结合依序式的暴露，所述依序式的暴露是以任一次序对η型掺杂剂前驱物及P型掺杂剂前驱物暴露。通过减少或消除掺杂剂前驱物的流动同时流入含四族元素的前驱物，而在η型层与P型层之间沉积本征层。在η型层、本征层与P型层中的每一个的沉积期间，基板可留在相同的处理腔室中，且基板在相邻层的沉积之间不暴露至大气。在一个实施例中，本公开提供一种在基板处理腔室中的基板处理区域内的基板上形成高电流密度垂直P-i-n 二极管的方法。所述方法包括将基板传送进入基板处理区域；流入具有四族流率的含四族元素的前驱物，同时亦以氢流率流入氢气至基板处理区域中，以在基板上形成多晶半导体膜；以及在基板处理区域中形成RF等离子体。所述方法进一步包括在形成期间掺杂半导体膜，以形成垂直p-i-n膜层叠，所述形成过程依序通过以下步骤(1)在第一掺杂层形成期间，以第一掺杂剂流率供应含第一掺杂剂的前驱物，(2)在本征层形成期间，基本上不供应含掺杂剂的前驱物的流率，以及(3)在第二掺杂层形成期间，以第二掺杂剂流率供应含第二掺杂剂的前驱物。所述第一掺杂层、所述本征层及所述第二掺杂层的形成是发生在相邻层的形成之间不将所述基板暴露至大气的情况下。界面附近的氧气的并入减少，而电子迁移率改善，并且第一掺杂层或第二掺杂层是η型层，而另一个是P型层。所述方法进一步包括将基板移出基板处理区域。部分额外实施例与特征在随后的说明书中提出，而部分对于本领域普通技术人员而言在详阅此说明书后可易于了解，或者本领域普通技术人员可通过操作所揭露的实施例而了解部分额外实施例与特征。通过在说明书中描述的设备、结合物与方法，可了解与获得所揭露的实施例的特征与优点。附图说明通过参考本说明书的其余部分以及附图，可进一步了解本专利技术的本质与优点，其中类似的元件符号用于各附图中以指类似的部件。在一些例子中，次符号与元件符号相关联并且跟随破折号，以标注多个类似部件中的一个。当提及一参考元件符号而未专指既存次符号时，这旨在指代所有多个类似的部件。第I图是说明根据本专利技术实施例的制造p-i-n 二极管层叠的选择的步骤 的流程图；第2图是说明根据本专利技术实施例的用于形成基于p-i-n 二极管的存储器器件的选择的步骤的另一流程图；第3图是根据本专利技术实施例的圆柱状p-i-n 二极管的透视图；第4图显示根据本专利技术实施例的基板处理系统；第5图显示根据本专利技术实施例的基板处理腔室。具体实施例方式在此描述在基板上形成高电流密度的垂直p-i-n 二极管的方法。所述方法包括以下步骤同时将含有四族元素的前驱物结合依序式的暴露，所述依序式的暴露是以任一次序对η型掺杂剂前驱物及P型掺杂剂前驱物暴露。通过减少或消除掺杂剂前驱物的流动同时流入含四族元素的前驱物，而在η型层与P型层之间沉积本征层。在η型层、本征层与P型层中的任一个的沉积期间，基板可留在相同的处理腔室中，且基板在相邻层的沉积之间不暴露至大气。在此呈现的方法使得p-i-n 二极管层叠在不使用离子注入的情况下形成，离子注入会需要高温退火以激活注入的掺杂剂。P-i-n 二极管层叠亦在沉积期间不将基板暴露至大气的情况下形成，因而避免在层叠内形成薄的氧化物层。薄的氧化物层可能减少器件的电子迁移率并且降低最大容忍电流密度。最大容忍电流密度是不会通过例如重新分布掺杂剂而快速劣化性能的最高电流密度。示例件D-i-η 二极管形成工艺第I图是绘示根据本专利技术实施例的制造p-i-n 二极管膜层叠的方法100中选择的操作的流程图。方法100包括将基板传送进入基板处理区域102。启动且持续氢气流103，同时GeH4与SiH4流传递至基板处理区域104。在生长膜层叠期间，RF等离子体存在于基板处理区域中。在操作105中，当硅锗膜生长时传递掺杂剂前驱物序列。在示例性序列105中，首先流入含硼前驱物(例如TEB、TMB、BH3> B2H6、更高级的硼烷…)，随后是无(或低度)流动的期间，而之后流入含磷前驱物(例如PHf )。此序列造成p-i-n 二极管层叠具有在本征层下方的P型层，而本征层又在η型层下方。ρ-i界面与i-η界面二者皆为次表面，并且在此点受到保护，而基板可从基板处理区域移出108。应该避免在序列开始或结束处的本征层，以形成p-i-n层而不是非期望的i-p-i-n结构或p-i-n-i结构。此类结构可以许多途径避免。掺杂剂前驱物可在GeH4与SiH4流入的同时启动。或者，可启动GeH4与SiH4流并且使GeH4与SiH4流得以建立稳态流动。在给基板处理区域的等离子体功率开启之前或大致同时，可在那时开始掺杂剂前驱物流动。类似地，为了避免在序列结束处的本征区域，可停止等离子体功率，而掺杂剂前驱物、GeH4与SiH4的流可在关闭等离子体功率的同时停止。这些流亦可在关闭等离子体功率后停止，并且甚至各流在不同时间停止。这些用于限制本征层主要地驻留在掺杂层之间的序列亦可应用到在此呈现的、各实施例中的其他方法中。GeH4与SiH4流二者在第I图的硅锗膜的生长中一直持续。其他实施例中，GeH4与SiH4流的任一者或二者在第一掺杂层与本征层之间、或本征层与第二掺杂层之间中断。形成硅锗期间氢气的存在确保膜是多晶的。更高的氢气流一般将造成多晶膜内更大的晶域，这增加电子迁移率并且帮助P-i-n 二极管忍受更高的电流密度。氢气流率比GeH4与SiH4流率的总和大一倍数，在不同实施例中，所述倍数为约15或大于15，约20或大于20，约25或大于25，或者是约30或大于30。在无伴随氢气流的情况下，沉积的膜可为非晶的。此序列的变化显然是可能的。所述序列可以含磷前驱物开始，并且以含硼前驱物结束，这会造成P-i-n 二极管层叠的η型层在本征层下方，且P型层为最上层。锗可从其他前驱物供应，例如二锗烷(Ge2H6)或更高级的锗烷。类似地，硅可从其本文档来自技高网...

【技术保护点】

【技术特征摘要】
【国外来华专利技术】...

【专利技术属性】
技术研发人员：X·韩，N·拉贾戈帕兰，朴智爱，B·梅巴尔基，H·L·朴，金秉宪，
申请(专利权)人：应用材料公司，
类型：发明
国别省市：