一种提高静态随机存储器读出冗余度的方法技术

本发明专利技术在静态随机存储器制备工艺过程中，当采用压应力通孔刻蚀停止层应力工程时，采用光刻胶覆盖控制管区域，使得在采用锗等元素离子注入释放NMOS器件上的通孔刻蚀停止层中的压应力时，不会有锗等元素注入到控制管的通孔刻蚀停止层之中，控制管沟道中的压应力得以保持，从而降低了控制管电子迁移率，增大了控制管的等效电阻，提高了随机存储器读出冗余度。

【技术实现步骤摘要】

本专利技术涉及，尤其涉及一种注入锗离子的方法、制备静态随机存储器的方法、以及通过注入锗元素离子提高静态随机存储器读出冗余度的方法。
技术介绍
静态随机存储器(SRAM)作为半导体存储器中的一类重要产品，在计算机、通信、多媒体等高速数据交换系统中得到了广泛的应用。图I所示的是一个90纳米以下的通常的SRAM单元的版图结构，包括有源区I、多晶硅栅2、和接触孔3这三个层次。图中区域10所标示出来的为控制管(Pass Gate),该器件为一 NMOS器件，区域20所标示出来的为下拉 管(Pull Down M0S)，该器件同样为一 NMOS器件，区域30所标示出来的为上拉管(Pull UpM0S),该器件为一 PMOS器件。读出冗余度是衡量SRAM单元读出性能的一个重要参数，图2是一个SRAM器件在读取时的工作示意图，图中14为控制管，15为下拉管，16为上拉管，假设节点17存储数据为高电位(即存储数据为“1”)，而相应的，节点18存储数据为低电位(即存储数据为“0”)，在读取动作前，位线12和位线13会被预充电到高电位，读取动作开始时，字线11打开，由于节点17存储的数据为高电位，所以位线13上的电压保持不变，而由于节点18存储的数据为低电位，位线12上的电压会被向下拉，通过感知位线12和位线13上的电压差来完成SRAM单元的读动作。在读出过程中有一个必须保证的条件，就是不能改变SRAM单元中原先存储的数据。当字线11打开后，位线12上的电压被下拉的同时，节点18的电位也会同时被拉升到一个中间电位，即不再保持“0”，中间电位的大小是由下拉管和控制管的比例所决定的，即可理解为下拉管和控制管的等效电阻的比例所决定的。为了不改变SRAM单元中原先存储的数据，节点18的中间电位被要求必须小于一定数值，即下拉管和控制管的等效电阻的比例必须小于一定值。这就是SRAM读出动作时读出冗余度的要求。增大控制管的等效电阻，可以降低节点18的中间电位，从而增加SRAM单元的读出冗余度。随着工艺代的进步，特别是在65纳米以下工艺代中，会采用通孔刻蚀停止层应力工程来提高CMOS器件性能。对于PMOS器件，沟道中的压应力，会对提高PMOS器件的空穴迁移率有益，因此可以采用产生压应力的通孔刻蚀停止层的应力工程。但是，沟道中的压应力会降低NMOS器件的电子迁移率。
技术实现思路
为解决上述问题，本专利技术提供了一种制备静态随机存储器的方法，以及提高静态随机存储器读出冗余度的方法。本专利技术的第一个方面是提供一种采用压应力通孔刻蚀停止层应力工程过程中注入锗离子的方法，步骤包括采用光刻胶覆盖衬底的控制管区域和PMOS区域，然后用锗离子向其它NMOS器件区域的通孔刻蚀停止层进行轰击，由于控制管区域有光刻胶覆盖，因此，控制管区域没有锗离子注入； 去除光刻胶完成锗离子的注入。本专利技术的第二个方面是提供一种制备静态随机存储器的方法，包括采用压应力通孔刻蚀停止层应力工程的工序，并且在所述工序中注入锗离子，其中锗离子注入的方法包括 采用光刻胶覆盖衬底的控制管区域和PMOS区域，然后用锗离子向其它NMOS器件区域的通孔刻蚀停止层进行轰击，由于控制管区域有光刻胶覆盖，因此，控制管区域没有锗离子注入； 去除光刻胶完成锗离子的注入。本专利技术的第三个方面是提供，所述方法为制备静态随机存储器时，在采用压应力通孔刻蚀停止层应力工程的过程中，注入锗离子时，保持控制管区域以及PMOS区域均没有锗离子注入，以保留控制管沟道中的应压力。根据所述提高静态随机存储器读出冗余度方法的一种优选实施方式，注入锗离子时，采用光刻胶覆盖衬底的控制管区域和PMOS区域，然后用锗离子向其它NMOS器件区域的通孔刻蚀停止层进行轰击，由于控制管区域有光刻胶覆盖，因此，控制管区域没有锗离子注入；最后去除光刻胶完成锗离子的注入。本专利技术的第四个方面是提供一种上述方法制备的静态随机存储器，包括衬底，衬底上有包括控制管区域在内的NMOS区域，以及PMOS区域，NMOS区域与PMOS区域之间通过浅沟槽隔开，其中，PMOS区域与控制管区域沟道内保留有压应力，而其它NMOS区域沟道内的压应力被释放。本专利技术采用锗等元素离子，对NMOS器件区域的通孔刻蚀停止层进行轰击，以释放NMOS器件区域的张应力，这样，即可以使PMOS器件的空穴迁移率得到改善，又可以消除压应力对NMOS器件的负面影响。同时，本专利技术在静态随机存储器制备工艺过程中，当采用压应力通孔刻蚀停止层应力工程时，采用光刻胶覆盖控制管区域，使得在采用锗等元素离子注入释放NMOS器件上的通孔刻蚀停止层中的压应力时，不会有锗等元素注入到控制管的通孔刻蚀停止层之中，控制管沟道中的压应力得以保持，从而降低了控制管电子迁移率，增大了控制管的等效电阻，在读取过程中，降低了图2中节点18的电位，提高了随机存储器读出冗余度。附图说明 图I为SRAM版 图2为SRAM读取工作流程示意 图3为本专利技术保留控制管区域应压力的示意图。具体实施例方式本专利技术提供了一种采用压应力通孔刻蚀停止层应力工程过程中注入锗离子的方法、制备静态随机存储器的方法和所述方法制备的静态随机存储器、以及提高静态随机存储器读出冗余度的方法。保持静态随机存储器PMOS区域和控制管区域均没有锗离子注入，从而使PMOS器件的空穴迁移率得到改善，同时降低了控制管电子迁移率，从而提高了随机存储器读出冗余度。下面参照附图，通过具体实施例对本专利技术进行详细的介绍和描述，以使更好的理解本
技术实现思路
，但是应当理解的是，下述实施例并不限制本专利技术的范围。参照图3，本专利技术在制备静态随机存储器制备工艺过程中，按照传统方法，在衬底4上形成控制管区域(NM0S区域)10、上拉管(PM0S区域)30和下拉管20 (NM0S区域)，上述NOMS区域与PMOS区域之间通过STI (浅沟槽)5隔开。制备静态随机存储器制备工艺过程中，在各NMOS区域和PMOS区域上方覆盖有通孔刻蚀停止层，当采用压应力通孔刻蚀停止层应力工程时，用光刻胶6对上拉管(PM0S区域)30、控制管区域10进行覆盖，其它NMOS区域(包括下拉管20)暴露。 然后用锗离子对暴露的其它NMOS区域进行轰击(图3中竖直将头表示锗离子注入方向)，注入锗离子的NMOS区域(如下拉管20)沟道中的压应力得到释放，而PMOS区域(如上拉管30)空穴迁移率得到改善，又可以消除压应力对NMOS器件的负面影响(图3中的横向箭头表示沟道中保留的压应力)。但是如果控制管(也属于NMOS区域)10受到锗离子的轰击，沟道中的压应力也会被释放，不利于器件读取冗余度。因此，本专利技术采用压应力通孔刻蚀停止层应力工程过程中，控制管10区域也用光刻胶进行覆盖，采用锗等元素离子注入释放NMOS器件上的通孔刻蚀停止层中的压应力时，不会有锗等元素注入到控制管10的通孔刻蚀停止层之中，控制管沟道中的压应力得以保持(图3中的横向箭头表示沟道中的压应力)，从而降低了控制管电子迁移率，增大了控制管的等效电阻，提高了随机存储器读出冗余度。以上对本专利技术的具体实施例进行了详细描述，但其只是作为范例，本专利技术并不限制于以上描述的具体实施例。对于本领域技术人员而言，任何对本专利技术进行的等同修改和替代也都在本专利技术的范畴之中。因此，在不脱离本专利技术的精本文档来自技高网...

【技术保护点】

【技术特征摘要】

【专利技术属性】
技术研发人员：俞柳江，
申请(专利权)人：上海华力微电子有限公司，
类型：发明
国别省市：