高精度IRIG-B码对时解码板制造技术

本发明专利技术公开了一种高精度IRIG-B码对时解码板，包括FPGA、E2PROM、RAM、晶振、JATG和RESET；FPGA，其触发管脚设置为上升和下降沿触发中断，用于对接收到的IRIG-B码编码信号进行高速分析解码，并将解码的实时数据存储至RAM并处理运算；E2PROM，用于存储对IRIG-B码编码进行对时分析解码的程序；RAM，用于存储FPGA解码的实时数据运算；晶振，用于产生FPGA所需要的高精度时钟脉冲信号；JTAG，用于在线下载程序，不需要在生产时对芯片进行烧写然后再进行焊接；RESET，用于解码板的重启和复位。本发明专利技术的高精度IRIG-B码对时解码板，具有可实现IRIG-B码信号的快速分析和计算并提高数据安全性、外形尺寸小和精度高等优点。

【技术实现步骤摘要】

本专利技术涉及一种高精度IRIG-B码对时解码板。
技术介绍
随着用电设备和用电量的逐年增多，人们对电力系统的自动化和安全运行的要求越来越高，而电力系统的自动化和 安全运行的一个要素就是电网时间的精确和统一。近年来，随着微机自动化装置的普及，更加迫切的要求电网运行实现时间统一。全球定位系统具有高精度的对时功能，在电力系统得到广泛使用。国家电网公司发布的《关于加强电力二次系统时钟管理的通知》中就明确要求采用IRIG-B(Inter Range Instrumentation Group,美国靶场仪器组)标准码逐步实现GPS装置和相关系统或设备的对时。传统的IRIG-B码对时模块的设计架构是基于CPLD+MCU，硬件设计比较复杂，但是本文开发的装置采用了单一的高性能的大规模可编程门阵列(FPGA)架构，其硬件设计简单可靠，而该模块的关键点主要集中在对时信息的解码。在变电站自动化设计中采用本文提出的改进方案可以简化IRIG-B码对时电路设计，提高对时的准确性及可靠性，弥补传统对时的缺陷，通过修改程序可实现功能复用，有效的避免了功能单一，无法在线调试升级等等问题。本人通过查阅大量IRIG-B码的相关资料，利用示波器分析波形，完成对时模块的设计与制作，通过现场测试应用，获得了比较满意的使用效果。传统的对时方法是使用低端CPU进行简单的对时处理，采用对时脉冲加串口的方式，即在发对时脉冲的同时通过串口网络发对时指令。但传统方法存在很多不足一是过多的占用智能设备的资源，二是串口网络对时存在延时，可能出现一秒的误差，三是功能极为单一，四，性能非常不稳定，不适合变电站现场的恶劣环境。
技术实现思路
本专利技术是为避免上述已有技术中存在的不足之处，提供一种高精度IRIG-B码对时解码板，以实现IRIG-B码信号的快速分析和计算并提高数据安全性。本专利技术为解决技术问题采用以下技术方案。高精度IRIG-B码对时解码板，采用6层印制电路板，其结构特点是，包括FPGA、E2PR0M、RAM、晶振、JATG 和 RESET ；所述FPGA，其触发管脚设置为上升和下降沿触发中断，用于对接收到的IRIG-B码编码信号进行高速分析解码，并将解码的实时数据存储至RAM并处理运算；所述E2PR0M，用于存储对IRIG-B码编码进行对时分析解码的程序；所述RAM，用于存储所述FPGA解码的实时数据运算；所述晶振，用于产生FPGA所需要的高精度时钟脉冲信号；所述JTAG，用于在线下载程序，不需要在生产时对芯片进行烧写然后再进行焊接；所述RESET，用于解码板的重启和复位。本专利技术的高精度IRIG-B码对时解码板的结构特点也在于所述的高精度IRIG-B码对时解码板还包括信号输入模块和数据通信模块；所述信号 输入模块包括B码信号防雷电路、光隔电路、B码信号调理电路、A/D转换模块与A/D控制回路、GPIO输入电路；所述B码信号防雷电路、光隔电路、B码信号调理电路用于预处理B码的异常信号并将异常信号转换为正常信号，然后将正常信号送给FPGA处理；A/D转换模块与A/D控制回路用于采集12路16bit模拟数据；GPI0输入电路用于处理开关量输入信号;所述数据通信模块包括RS232软对时信号接口和IPPS硬对时信号接口，用于将FPGA解码出B码信号并实时发送出去。所述数据通信模块还包括LVDS接口、SPI接口、TTL接口和GPIO接口。与已有技术相比，本专利技术有益效果体现在I)本专利技术中采用了高速FPGA (FieId-ProgrammabIe GateArray,即现场可编程门阵列)，充分利用了 FPGA的超强并行计算的能力，可实现IRIG-B码信号的快速分析和计算，并有用户的参数存储，数据安全性高；2)本专利技术采用基于FPGA+ADC+GPI0架构，可在不动硬件的情况下实现功能扩展和复用，不需要重新设计或修改PCB电路板；3)本专利技术利用IRIG-B码快速解码技术，实时分析处理B码数据，准确分析出实时时间，计算速度快，精度高(小于40纳秒)；4)本专利技术的外观尺寸小(40. 9mmX65. 7mm),易于级联和扩展；5)本专利技术采用的GPIO为多功能复用IO 口，还有RS232，SPI，LVDS等等通讯功能接口，比如在特定时间通过GPIO或通讯口控制别的装置，或与其它装置一起智能联动等等，使用极灵活、方便；6)本专利技术可用于电力系统中的多个领域，例如继电保护装置，电力系统故障录波器，电力系统故障事件记录仪等，需要同步高速数据采集和快速实时处理的场合。该B码对时模块已应用在故障信息子站等多种智能变电站需要对时的装置中，应用前景非常广泛；7)在不动硬件的情况下可轻松实现功能复用，有效的避免了功能单一，无法在线调试升级等等问题。8)因为体积很小，采用六层印制电路板，第一、三、四、六层为信号层，第二层为GND，第四层为VCC层。本专利技术的高精度IRIG-B码对时解码板，时间误差小于40纳秒，功能非常强大，体积很小，采集高速FPGA进行解码高速有效，具有可实现IRIG-B码信号的快速分析和计算并提闻数据安全性、外形尺寸小和精度闻等优点。附图说明图I为本专利技术的高精度IRIG-B码对时解码板的结构框图。图2为本专利技术的高精度IRIG-B码对时解码板的核心模块示意图。图3为本专利技术中通信中三种基本码元示意图。图4为本专利技术的实施例中输入的IRIG-B码波形和IPPS硬对时秒脉冲输出波形。图5为本专利技术中的中断程序的软件流程示意图。以下通过具体实施方式，并结合附图对本专利技术作进一步说明。具体实施例方式参见图1，高精度IRIG-B码对时解码板，采用6层印制电路板，包括FPGA、E2PR0M、RAM、晶振、JATG和RESET ;所述FPGA，其触发管脚设置为上升和下降沿触发中断，用于对接收到的IRIG-B码编码信号进行高速分析解码，并将解码的实时数据存储至RAM并处理运算；所述E2PR0M，用于存储对IRIG-B码编码进行对时分析解码的程序；所述RAM，用于存储所述FPGA解码的实时数据运算；所述晶振，用于产生FPGA所需要的高精度时钟脉冲信号；所述JTAG，用于在线下载程序，不需要在生产时对芯片进行烧写然后再进行焊接。所述RESET，用于解码板的重启和复位。所述的高精度IRIG-B码对时解码板还包括信号输入模块和数据通信模块；所述信号输入模块包括B码信号防雷电路、光隔电路、B码信号调理电路、A/D转换模块与A/D控制回路、GPIO输入电路；所述B码信号防雷电路、光隔电路、B码信号调理电路用于预处理B码的异常信号并将异常信号转换为正常信号，然后将正常信号送给FPGA处理；A/D转换模块与A/D控制回路用于采集12路16bit模拟数据；GPI0输入电路用于处理开关量输入信号；所述数据通信模块包括RS232软对时信号接口和IPPS硬对时信号接口，用于将FPGA解码出B码信号并实时发送出去。 所述数据通信模块还包括LVDS接口、SPI接口、TTL接口和GPIO接口。LVDS即 Low-Voltage Differential Signaling 低压差分信号，SPI 即 Serial PeripheralInterface串行外围设备接口，TTL即TTL逻辑电平信号通讯，GPIO即General Pur本文档来自技高网...

【技术保护点】

【技术特征摘要】

【专利技术属性】
技术研发人员：吴旻，何鸣，王皓，王成进，
申请(专利权)人：安徽继远电网技术有限责任公司，
类型：发明
国别省市：