本发明专利技术提供这样的电压调节器：即使输出电流变大，也能够不增加消耗电流地给予过电流保护。由设在输出晶体管的漏极并读出输出电流的读出电阻、比较读出电阻的两端的电压的失调比较器以及栅极与失调比较器的输出连接的第一晶体管构成过电流保护电路。由于消除了电流流动的检测用的晶体管和读出电阻的路径，因而即使在输出电流多时，检测用的电流也不增加。
【技术实现步骤摘要】
本专利技术涉及电压调节器的过电流保护电路。
技术介绍
对现有的电压调节器进行说明。 图5是示出现有的电压调节器的电路图。现有的电压调节器由基准电压电路101、差动放大电路102、PM0S晶体管104、过电流保护电路550、电阻105、106、接地端子100、输出端子121以及电源端子150构成。过电流保护电路550由NMOS晶体管505、506、510、PM0S晶体管501、502、503、504、恒流电路507 以及电阻508、509构成。在PMOS晶体管503的源极附加的电压511表示PMOS晶体管503 和504的差动对的失调电压(offset voltage)。差动放大电路102，其反相输入端子与基准电压电路101的一个端子连接，同相输入端子与电阻105和106的连接点连接，输出端子与PMOS晶体管104的栅极、PMOS晶体管 502的栅极以及PMOS晶体管501的漏极连接。基准电压电路101的另一个端子与接地端子 100连接。PMOS晶体管104，其源极与电源端子150连接，漏极与输出端子121连接。PMOS 晶体管501，其栅极与NMOS晶体管510的漏极和电阻509的连接点连接，源极与电源端子 150连接。电阻509的另一个端子与电源端子150连接。PMOS晶体管502，其漏极与PMOS 晶体管504的栅极和电阻508的连接点连接，源极与电源端子150连接。电阻508的另一个端子与接地端子100连接。PMOS晶体管503，其栅极与电阻105和106的连接点连接，漏极与NMOS晶体管505的漏极连接，源极与恒流电路507连接。PMOS晶体管504，其漏极与 NMOS晶体管506的漏极和栅极以及NMOS晶体管505的栅极连接，源极与恒流电路507连接。NMOS晶体管505的源极与接地端子100连接，NMOS晶体管506的源极与接地端子100 连接。NMOS晶体管510，其栅极与PMOS晶体管503的漏极连接，源极与接地端子100连接 (例如，参照专利文献I)。如上所述的过电流保护电路550具有如以下那样进行动作来保护电路免受过电流的功能。在输出端子121的输出电流增加的情况下，与输出电流成比例的检测电流流至 PMOS晶体管502。该检测电流流至电阻508，由此，PMOS晶体管504的栅极电压上升。在此， 如果过电流流至输出端子121，与该过电流成比例的检测电流导致PMOS晶体管504的栅极电压超过将PMOS晶体管503的栅极电压和失调电压511相加而得到的电压，则晶体管510 导通。所以，PMOS晶体管501的栅极-源极间电压下降，漏极电流流动，由此，使PMOS晶体管104的栅极-源极间电压上升。这样通过反馈起作用，能抑制输出电流的增加。专利文献I :日本特开2006-309569号公报
技术实现思路
然而，在现有的技术中，存在这样的课题由于在输出电流变大时，流至电阻508 的电流增加，因而消耗电流增加。本专利技术是鉴于上述课题而完成的，提供这样的电压调节器即使输出电流变大，消耗电流也不增加。本专利技术的电压调节器，具备误差放大电路，放大并输出将输出晶体管所输出的电压分压而得到的分压电压与基准电压的差，控制所述输出晶体管的栅极；以及过电流保护电路，监视所述输出晶体管的输出电流，保护电路免受过电流，所述电压调节器的特征在于，所述过电流保护电路，具备读出电阻，设在所述输出晶体管的漏极，读出所述输出电流；失调比较器(offset comparator)，在输入端子具备失调电压，比较所述读出电阻的两端的电压；以及第一晶体管，其栅极与所述失调比较器的输出端子连接，漏极与所述输出晶体管的栅极连接。具备本专利技术的过电流保护电路的电压调节器利用与输出晶体管的漏极连接的电阻的电压来检测电流，由此，能够不使消耗电流增加地给予过电流保护。附图说明 图I是示出第一实施方式的电压调节器的电路图。图2是示出第二实施方式的电压调节器的电路图。图3是示出第三实施方式的电压调节器的电路图。图4是示出第四实施方式的电压调节器的电路图。图5是示出现有的电压调节器的电路图。附图标记说明100接地端子；101基准电压电路；102差动放大电路；110失调比较器；121输出端子；150电源端子；221封装件电源端子；222封装件接地端子；223封装件输出端子；550过电流保护电路。具体实施例方式参照附图，对用于实施本专利技术的方式进行说明。图I是第一实施方式的电压调节器的电路图。第一实施方式的电压调节器具备基准电压电路101、差动放大电路102、失调比较器110、PMOS晶体管103、104、电阻111、105、106、接地端子100、输出端子121以及电源端子 150。差动放大电路102，其反相输入端子与基准电压电路101的一个端子连接，同相输入端子与电阻105和106的连接点连接，输出端子与PMOS晶体管104的栅极和PMOS晶体管103的漏极连接。基准电压电路101的另一个端子与接地端子100连接。PMOS晶体管 103，其栅极与失调比较器110的输出连接，源极与电源端子150连接。PMOS晶体管104，其漏极与电阻111的一个端子连接，源极与电源端子150连接。电阻111的另一个端子与输出端子121连接。失调比较器110，其电阻111的一个端子与反相输入端子连接，电阻111 的另一个端子与同相输入端子连接。电阻105和电阻106串联连接在输出端子121与接地端子100之间连接。接着，对第一实施方式的电压调节器的动作进行说明。电阻105和106将作为输出端子121的电压的输出电压Vout分压而输出分压电压Vfb。差动放大电路102比较基准电压电路101的输出电压Vref和分压电压Vfb，以输出电压Vout成为固定的方式控制作为输出晶体管而进行动作的PMOS晶体管104的栅极电压。如果输出电压Vout比既定电压更高，则分压电压Vfb变得比基准电压Vref更高。于是，差动放大电路102的输出信号(PM0S晶体管104的栅极电压)变高，PMOS晶体管104截止，输出电压Vout变低。这样，以输出电压Vout成为固定的方式进行控制。另外，如果输出电压Vout比既定电压更低，则进行与上述相反的动作，输出电压Vout变高。这样，以输出电压Vout成为固定的方式进行控制。如果输出端子121和接地端子100短路，则输出电流Iout增加。如果成为输出电流Iout超过最大输出电流Im的过电流状态，则电阻111上产生的电压变高，失调比较器 110输出低(Lo)。于是，PMOS晶体管103导通，PMOS晶体管104的栅极源极间电压变低，由此，PMOS晶体管104截止。因而，输出电流Iout不会比最大输出电流Im更多地流动，输出电压Vout变低。通过调节电阻111使得短路时电阻111上产生的电压与失调比较器110 的失调电压相同，来决定最大输出电流Im。在通常的状态下，由于失调比较器110的失调电压导致同相输入端子的电压设定为比反相输入端子的电压更高，因而从失调比较器110的输出输出高(Hi)，PM0S晶体管103 成为截止。这里关于失调比较器110的失调电压，已知改变输入晶体管的元件大小等许多方式，采用任一个方式都可以。另外，电阻111也可以使用布线电阻。通过本文档来自技高网...
【技术保护点】
【技术特征摘要】
...
【专利技术属性】
技术研发人员：中下贵雄，
申请(专利权)人：精工电子有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。