制作分离栅极式快闪存储器单元的方法技术

本发明专利技术公开制作分离栅极式快闪存储器单元的方法，包括提供依次形成有浮栅氧化层、浮置栅极材料层和至少一对控制栅极结构的衬底；在每对控制栅极结构的部分上表面和每对控制栅极结构之间形成第一光刻胶层；以第一光刻胶层为掩膜进行离子注入并对浮置栅极材料层进行刻蚀；去除第一光刻胶层；在每对控制栅极结构和浮置栅极材料层的侧壁上形成间隙壁；在每对控制栅极结构的部分上表面和每对控制栅极结构外侧形成第二光刻胶层；以第二光刻胶层为掩膜对浮置栅极材料层进行刻蚀并进行离子注入；去除第二光刻胶层；在每对控制栅极结构外侧的衬底上方形成字线并在每对控制栅极结构内侧的衬底上方形成擦除栅极。该方法改善浮置栅极与字线之间间隙的均匀性。

【技术实现步骤摘要】

本专利技术涉及半导体器件制造工艺，特别涉及一种。
技术介绍
快闪存储器元件由于具有可多次进行数据的存入、读取、擦除等动作，且存入的数据在断电后也不会消失的优点，所以已成为个人计算机和电子设备所广泛采用的一种非挥发性内存元件。典型的快闪存储器单元以掺杂的多晶硅制作浮置栅极(Floating Gate)与控制栅极(Control Gate)。而且，浮置栅极与控制栅极之间以介电层相隔，而浮置栅极与衬底间以浮栅氧化层相隔。当对快闪存储器单元进行写入/擦除(Write/Erase)数据的操作时，由于控制栅极与源极/漏极区和擦除栅极分别施加不同的偏压，以使电子注入(Source side injection)浮置栅极或使电子从浮置栅极拉出。而在读取闪存中的数据时，控制栅极上需要施加工作电压，此时浮置栅极的带电状态会影响其下沟道(Channel)的开/关状态，读取的电流大小也就不一样，而这个电流即为判读数据值或的依据。当上述快闪存储器单元在进行数据的擦除时，由于从浮置栅极排出的电子数量不易控制，故易使浮置栅极排出过多电子而带有正电荷，谓之过度擦除(Over-erase)。当此过度擦除现象太过严重时，甚至会使浮置栅极下方的沟道在控制栅极未加工作电压时，即持续呈导通状态，而导致数据的误判。因此，为了解决元件过度擦除的问题，许多快闪存储器单元会采用分离栅极 (Split Gate)的设计，如图I所示，现有技术中分离栅极式快闪存储器单元的结构示意图。 如图I所示，在衬底100上设置有分离的浮置栅极IOla和101b，浮置栅极IOla和IOlb上方分别设置有控制栅极102a和102b。并且在浮置栅极(IOla和101b)与控制栅极(102a和 102b)之间以及浮置栅极(101a和101b)与衬底100之间分别以介电层相隔。在两组浮置栅极和控制栅极之间设置有擦除栅极(Erase Gate) 103，在两组浮置栅极和控制栅极的外侧分别设置有分离的字线104a和104b。擦除栅极103与控制栅极(102a和102b)、浮置栅极(101a和101b)和衬底100之间，以及字线(104a和104b)与控制栅极(102a和102b)、浮置栅极(101a和101b)和衬底100之间分别以介电层相隔。源极105设置在擦除栅极103 下方的衬底100中，字线阈值电压调整所形成的区域106a和106b分别设置在字线104a和 104b下方的衬底100中。当过度擦除现象太过严重，而使浮置栅极下方沟道在控制栅极未加工作电压状态下即持续打开时，擦除栅极下方的沟道仍能保持关闭状态，使得漏极/源极区无法导通，而能防止数据的误判。在具有上述结构的分离栅极式快闪存储器单元中，由于沟道中的热电子(Hot Electron)将在浮置栅极与字线之间的间隙区域进入浮置栅极，因此，需要精确地控制浮置栅极与字线之间的间隙的厚度和均匀性，以提高写入的均匀性和效率，还可以降低浮置栅极与字线之间的隧穿电流(Tunneling current)。此外，当上述分离栅极式快闪存储器单元在进行数据的擦除时，电子从浮置栅极排出使浮置栅极带正电荷，随后进行写入操作时，在字线上施加零电位，从而导致在浮置栅极与字线之间产生较高的电势差。目前的分离栅极式快闪存储器单元中，浮置栅极与字线之间的间隙内填充的介电层通常为氧化物。在电势差的作用下，字线中的电子很容易穿过介电层而向浮置栅极移动，这样就会产生写入干扰 (Program Disturbs)。因此，目前急需一种制作分离栅极式快闪存储器的方法，以解决上述问题。
技术实现思路
在
技术实现思路
部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本专利技术的
技术实现思路
部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。为了解决现有技术中浮置栅极与字线之间的间隙不均匀的问题，本专利技术提出一种，包括a)提供衬底，所述衬底上依次形成有浮栅氧化层、浮置栅极材料层和至少一对控制栅极结构；b)在每对所述控制栅极结构的部分上表面以及每对所述控制栅极结构之间形成第一光刻胶层；c)以所述第一光刻胶层为掩膜进行离子注入，以对每对所述控制栅极结构外侧的所述衬底进行字线阈值电压调整，并以所述第一光刻胶层为掩膜对所述浮置栅极材料层进行刻蚀，以形成刻蚀后的浮置栅极材料层；d)去除所述第一光刻胶层；e)在每对所述控制栅极结构的侧壁和所述刻蚀后的浮置栅极材料层的侧壁上形成间隙壁；f)在每对所述控制栅极结构的部分上表面以及每对所述控制栅极结构的外侧形成第二光刻胶层；g)以所述第二光刻胶层为掩膜对所述刻蚀后的浮置栅极材料层进行刻蚀，以形成浮置栅极，并以所述第二光刻胶层为掩膜进行离子注入，以在每对所述控制栅极结构内侧的所述衬底中形成源极；h)去除所述第二光刻胶层；i)在每对所述控制栅极结构外侧的所述衬底上方形成字线，并在每对所述控制栅极结构内侧的所述衬底上方形成擦除栅极。优选地，所述g)步骤之后还包括清洗步骤，以去除每对所述控制栅极结构内侧的所述衬底上的所述浮栅氧化层。优选地，所述i)步骤包括形成覆盖所述衬底、所述浮栅氧化层、每对所述控制栅极结构、所述间隙壁和所述浮置栅极的第一介电层；在每对所述控制栅极结构的部分上表面以及每对所述控制栅极结构之间形成第三光刻胶层，并以所述第三光刻胶层为掩膜对所述第一介电层进行刻蚀；在每对所述控制栅极结构外侧的所述衬底上形成第二介电层，去除所述第三光刻胶层；在每对所述控制栅极结构外侧的所述衬底上形成字线，在每对所述控制栅极结构内侧的所述衬底上形成擦除栅极。优选地，对所述第一介电层进行刻蚀的同时，将每对所述控制栅极结构外侧的所述衬底上的所述浮栅氧化层一并去除。优选地，所述e)步骤包括形成覆盖露出的所述浮栅氧化层、每对所述控制栅极结构和所述刻蚀后的浮置栅极材料层的间隙壁材料层；对所述间隙壁材料层进行刻蚀，以在每对所述控制栅极结构的侧壁和所述刻蚀后的浮置栅极材料层的侧壁形成间隙壁。优选地，所述c)步骤包括首先以所述第一光刻胶层为掩膜进行离子注入，以对每对所述控制栅极结构外侧的所述衬底进行字线阈值电压调整；然后以所述第一光刻胶层为掩膜对所述浮置栅极材料层进行刻蚀，以形成刻蚀后的浮置栅极材料层。优选地，所述c)步骤包括首先以所述第一光刻胶层为掩膜对所述浮置栅极材料层进行刻蚀，以形成刻蚀后的浮置栅极材料层；然后以所述第一光刻胶层为掩膜进行离子注入，以对每对所述控制栅极结构外侧的所述衬底进行字线阈值电压调整。优选地，所述g)步骤包括首先以所述第二光刻胶层为掩膜对所述刻蚀后的浮置栅极材料层进行刻蚀，以形成浮置栅极；然后以所述第二光刻胶层为掩膜进行离子注入，以在每对所述控制栅极结构内侧的所述衬底中形成源极。优选地，所述g)步骤包括首先以所述第二光刻胶层为掩膜进行离子注入，以在每对所述控制栅极结构内侧的所述衬底中形成源极；然后以所述第二光刻胶层为掩膜对所述刻蚀后的浮置栅极材料层进行刻蚀，以形成浮置栅极。优选地，所述间隙壁由每对所述控制栅极结构起向外依次包括氧化物层和氮化物层。优选地，所述控制栅极结构自下而上依次包含栅间介电层、控制栅极与掩膜层。优选地，所述掩膜层为氮化物层、氧化物层、氮化本文档来自技高网...

【技术保护点】

【技术特征摘要】

【专利技术属性】
技术研发人员：李勇，周儒领，
申请(专利权)人：中芯国际集成电路制造上海有限公司，
类型：发明
国别省市：