一种带隙基准电路、电源保护电路及电源制造技术

本实用新型专利技术适用于电子领域，提供了一种带隙基准电路、电源保护电路及电源，所述带隙基准电路包括：带隙基准产生单元；电源电位带隙基准生成单元，电源电位带隙基准生成单元的输入端与电源电压连接，电源电位带隙基准生成单元的输出端与带隙基准产生单元的输入端连接；地电位带隙基准生成单元，地电位带隙基准生成单元的输入端与带隙基准产生单元的输出端连接，地电位带隙基准生成单元的输出端与地连接。本实用新型专利技术实施例通过两个二极管半导体通路产生带隙电流，并在该带隙电流支路上直接生成相对电源电位带隙基准电压和相对地电位带隙基准电压，该电路产生的两个带隙基准电压一致性好，功耗低，面积小，并且电路级数少，精度高。（*该技术在2021年保护过期，可自由使用*）

【技术实现步骤摘要】

本技术属于电子领域，尤其涉及一种带隙基准电路、电源保护电路及电源。
技术介绍
目前，随着集成电路产业的迅猛发展，带隙基准电路(又称带隙电路)，以其良好的温度稳定性，成为集成电路及电子系统的重要组成部分。带隙电路工作原理为二极管正向导通电压具有负温度特性，而两个不同电流密度的二极管正向导通时电压差正比于温度 (即具有正温度特性)，利用这两种电压在温度上的补偿作用，获得温度系数较低的电压和电流。通常，带隙基准电路只能产生相对电源电位的带隙基准电压，或者只能产生相对地电位的带隙基准电压，但是在实际应用中，例如锂电保护电路中，需要相对电源电位和相对地电位的两个基准电压，对此，现有技术通常采用下述两种方案一、使用两个带隙基准电路分别产生相对电源电位、相对地电位的带隙基准电压， 但是该方案功耗大、面积大，两个带隙基准电压一致性差，无法满足低功耗应用环境以及小尺寸封装的需求，且成本高。二、先利用带隙基准产生单元产生一个相对地电位的带隙基准电压，再使用缓冲器衍生出相对电源电位和相对地电位的两个电压。图I示出了现有第二方案对应的衍生带隙基准电路结构，其中包括带隙基准产生单元11，用于产生一个相对地电位的带隙基准电压；以及衍生单元12，该衍生单元12的输入端与带隙基准产生单元11的输出端连接，用于根据相对地电位的带隙基准电压衍生出相对电源电位的带隙基准电压和相对地电位的带隙基准电压。带隙基准产生单元11包括P型MOS管P10、P型MOS管P11、P型MOS管P12、电阻R13、电阻R14、二极管D10、二极管D11、二极管D12以及第一运算放大器Al，P型MOS管 P10,P型MOS管P11、P型MOS管P12的源级均与电源电压连接，P型MOS管Pll的漏极通过电阻R13与二极管Dll的阳极连接，二极管Dll的阴极接地，P型MOS管Pll的漏极还与第一运算放大器Al的正向输入端连接，P型MOS管P12的漏极同时与第一运算放大器Al的反向输入端和二极管D12的阳极连接，二极管D12的阴极接地，第一运算放大器Al的输出端分别与P型MOS管P10、P型MOS管P11、P型MOS管P12的栅极连接，P型MOS管PlO的漏极通过电阻R14与二极管DlO的阳极连接，二极管DlO的阴极接地，P型MOS管PlO的漏极为带隙基准产生单元11的输出端；衍生单元12包括缓冲器A2、电阻R10、电阻Rl I、电阻R12、电容C10、电容Cl I以及N型MOS管N10，电阻R12与电容Cll并联，其一公共端与电源电压连接，另一公共端与 N型MOS管NlO的漏极连接，电阻Rll与电阻RlO串联后与电容ClO并联，电阻Rll与电容 ClO的公共端与N型MOS管NlO的源级连接，电阻RlO与电容ClO的公共端接地，电阻RlO 与电阻Rll的公共端与缓冲器A2的反向输入端连接，缓冲器A2的正向输入端为衍生单元 12的输入端，缓冲器A2的输出端与N型MOS管NlO的栅极连接。通过第一运算放大器Al使得P型MOS管Pll和P型MOS管P12的漏端电压相等，产生一个与温度成正比的电流流过P型MOS管Pll和P型MOS管P12的电流支路，P型 MOS管PlO将此电流镜像到PlO的支路中，并与二极管D10、电阻R14生成一个与温度无关的带隙基准电压Vbg，该带隙基准电压Vbg通过缓冲器A2使其反向输入端的电压与带隙基准电压Vbg相等，以使N型MOS管NlO中衍生的电流Inici = ,电压Vrcfll = R12^-,电压RlORlOVrcfl2 = (Rl I + Rl 0)1，通过选择相同类型的电阻、约去电阻温度系数，以得到相对电源电 RlO位的带隙基准电压VMfll以及相对地电位的带隙基准电压VMfl2，其中电容Cll和电容ClO分别为相对电源电位带隙基准电压VMfll和相对地电位带隙基准电压Vrefl2滤波。该衍生带隙基准电路虽然可以获得两个一致性较好的电压，并在一定程度上缓解面积大、成本高的问题，但是由于衍生带隙电流使得电路级数增加，进而使生成的相对电源电位的电压和相对地电位的电压精度变差，同时功耗问题仍然存在，不利于广泛推广。
技术实现思路
本技术实施例的目的在于提供一种带隙基准电路，旨在解决现有带隙基准电路提供双带隙基准电压功耗大、精度差的问题。本技术实施例是这样实现的，一种带隙基准电路，所述带隙基准电路包括通过两个二极管半导体通路产生带隙电流的带隙基准产生单元；根据所述带隙电流和电源电压，在所述带隙电流支路上生成相对电源电位带隙基准电压的电源电位带隙基准生成单元，所述电源电位带隙基准生成单元的输入端与电源电压连接，所述电源电位带隙基准生成单元的输出端与所述带隙基准产生单元的输入端连接;根据所述带隙电流和地电位，在所述带隙电流支路上生成相对地电位带隙基准电压的地电位带隙基准生成单元，所述地电位带隙基准生成单元的输入端与所述带隙基准产生单元的输出端连接，所述地电位带隙基准生成单元的输出端与地连接。进一步地，所述带隙基准产生单元包括第一开关管、第二开关管、第三运算放大器、第一二极管半导体、第二二极管半导体、电阻R21、电阻R22及电阻R23 ；所述第一开关管的输入端与所述第二开关管的输入端连接且同时为所述带隙基准产生单元的输入端，所述第一开关管的输出端与所述第三运算放大器的反向输入端连接，所述第二开关管的输出端与所述第三运算放大器的正向输入端连接，所述第三运算放大器的输出端分别与所述第一开关管的控制端、所述第二开关管的控制端连接，所述第一开关管的输出端还与所述第一二极管半导体的输入端连接，所述第一二极管半导体的输出端为所述带隙基准产生单元的输出端，所述电阻R21与所述第一二极管半导体并联，所述第二开关管的输出端还通过电阻R23与所述第二二极管半导体的输入端连接，所述第二二极管半导体的输出端与所述第一二极管半导体的输出端连接，所述电阻R22的一端与所述第二开关管的输出端连接，所述电阻R22的另一端与所述第二二极管半导体的输出端连接；电源电位带隙基准生成单元包括电阻R20和电容C20，所述电阻R20与所述电容C20并联，其一公共端为所述电源电位带隙基准生成单元的输入端，另一公共端为所述电源电位带隙基准生成单元的输出端；地电位带隙基准生成单元包括电阻R24和电容C21，所述电阻R24与所述电容 C21并联，其一公共端为所述地电位带隙基准生成单元的输入端，另一公共端为所述地电位带隙基准生成单元的输出端。进一步地，所述第一开关管和所述第二开关管均为P型MOS管，所述P型MOS管的源级为所述第一开关管、所述第二开关管的输入端，所述P型MOS管的漏极为所述第一开关管、所述第二开关管的输出端，所述P型MOS管的栅极为所述第一开关管、所述第二开关管的控制端。进一步地，所述第一二极管半导体和所述第二二极管半导体均为二极管；或所述第一二极管半导体和所述第二二极管半导体均为晶体管。进一步地，所述第一二极管半导体和所述第二二极管半导体均为垂直双极型晶体管；或所述第一二极管半导体和所述第二二极管半导体均为工作于准阈值区的MOS场效应晶体管。进一步地，所述带隙基准产生单元包括第三开关管、第四开关管、第四运算放大器、第三二极管半导体、第四二极管半导体、及电阻本文档来自技高网...

【技术保护点】

【技术特征摘要】

【专利技术属性】
技术研发人员：陆让天，陈翔，范世容，张奇，
申请(专利权)人：深圳市博驰信电子有限责任公司，
类型：实用新型
国别省市：