本发明专利技术公开了一种光刻机在扫描工作模式下提高数字微镜阵列数据传输速度的方法，通过使用两个ram将一副图像的行数据无处理的转化为数字微镜阵列示格式一致的数据，存储到DDR2中，再将DDR2中的一副图像数据中的一般存放到FPGA自带的ram缓存中，利用缓存的高速数据传输，实现数字微镜阵列数据传输速度的提高。本发明专利技术利用两个ram将一副图像的行数据无处理的转化为数字微镜阵列显示格式一致的数据，减少了FPGA的资源利用，利用缓存传输数据，提高了数据的传输速度，从而满足光刻机在高产能下数据传输速度要求。
【技术实现步骤摘要】
本专利技术属于光刻
，具体涉及一种。
技术介绍
光刻技术是用于在衬底表面上印刷具有特征的构图。这样的衬底可包括用于制造半导体器件、多种集成电路、平面显示器(例如液晶显示器)、电路板、生物芯片、微机械电子芯片、光电子线路芯片等的基片。经常使用的基片为半导体晶圆或玻璃基片。数字微镜阵列作为光刻机最关键的组成部分之一，其图像传输速度决定着整个光刻机的产能高低。数字微镜阵列数据总线为四组16位的数据总线，其中，A、B两组数据总线的数据对应DMD前半屏的图像，C、D两组数据总线的数据对应数字微镜阵列后半屏的图像，因此一副图像数据如果按照正常的顺序写入DDR2中，无法正常的显示在数字微镜阵列上，必须将数据处理之后才能正确的显示在数字微镜阵列上，本专利使用两个ram将前、后半屏的数据，在同时写入DDR2中，从而保证读到数字微镜阵列的数据前一半在A、B数据总线上，后一半在C、D数据总线，保证图像显示的正确性。数字微镜阵列图像传输速度作为光刻机系统中必不可少的一项关键技术指标，对光刻机的整体产能的提高起着决定性的作用，为了提高光刻机的产品竞争力，数字微镜阵列的图像传输速度必须不断地提高。
技术实现思路
本专利技术提供一种利用FPGA自带的ram缓存处理使得光刻机在扫描工作模式下实现提高数字微镜阵列数据传输速度的方法。本专利技术采用的技术方案是，其特征在于，包括以下步骤1)从上位机通过PCIE总线传输图像数据到FPGA中，传输的图像数据可以设置一包数据的大小，但是设置的数据必须是一副图像一行数据的整数倍；2)将一行数据的前半行存贮在rami中，将后半行数据存贮在ram2中，当ram中的数据向DDR2中写入时，同时从rami、ram2中读取数据，合并成一个数据写入DDR2中；3)读DDR2数据时，利用FPGA内部的ram资源，设置3个ram块，I个fifo;先将DDR2 中的数据写入fifo，当fifo写满之后，将DDR2中的数据写入一行到ram3中，接着把DDR2 中的数据写入fifo中，当fifo写满之后，将DDR2中的数据写入一行到ram4中，再接着把 DDR2中的数据写入fifo中，当fifo写满之后，将DDR2中的数据写入一行到ram5中，接着把DDR2中的数据写入fifo中，当fifo写满之后，一副图像数据就传输完成；在DDR2向ram块和fifo写数据的同时，ram块和fifo中的数据按照写入的顺序被读到数字微镜阵列上。所述的，其特征在于，所述的写入ram块和fifo中的一副图像的一行数据的缓存数据在ram块和fifo中转化为与数字微镜阵列显示格式一致的数据。本专利技术的工作原理是数字微镜阵列的数据时钟是与DDR2的时钟不一致，如果将 DDR2中的数据直接写入到数字微镜阵列中，数据传输速率将受到DDR2的限制。由于扫描方式下前后两幅图的数据只有一行的数据差异，因此如果将一副图像缓存下来，然后将缓存中的数据写入数字微镜阵列，在下一副图像到数字微镜阵列，只需要从DDR2中写入一行数据到缓存中。但是由于本专利中使用的FPGA的缓存只能存放半幅图像，因此，本专利将 ram分成了 3个部分和一个fifo。先向fifo写数据，再向ram中写数据，由于向ram中只要写入一行数据，但是读却要全部读出，利用ram的读写时间差，在将ram中数据读到数字微镜阵列的同时，DDR2可以再次的向fifo中写数据，从而实现了数据的高速传输。本专利技术的主要意义在于本专利技术在不影响光刻机曝光质量的前提下，利用 FPGA自带的ram缓冲高速数据传输速率实现数字微镜阵列的快速数据传输，从而减少了 FPGA的资源利用，提高了光刻机的整体产能。附图说明图I为本专利技术的缓冲中数据读写时序图。图2为本专利技术的数据传输流程图。具体实施例方式如图1、2所75,，其特征在于，包括以下步骤1)从上位机通过PCIE总线传输图像数据到FPGA中，传输的图像数据可以设置一包数据的大小，但是设置的数据必须是一副图像一行数据的整数倍；2)将一行数据的前半行存贮在rami中，将后半行数据存贮在ram2中，当ram中的数据向DDR2中写入时，同时从rami、ram2中读取数据，合并成一个数据写入DDR2中；3)读DDR2数据时，利用FPGA内部的ram资源，设置3个ram块，I个fifo;先将DDR2 中的数据写入fifo，当fifo写满之后，将DDR2中的数据写入一行到ram3中，接着把DDR2 中的数据写入fifo中，当fifo写满之后，将DDR2中的数据写入一行到ram4中，再接着把 DDR2中的数据写入fifo中，当fifo写满之后，将DDR2中的数据写入一行到ram5中，接着把DDR2中的数据写入fifo中，当fifo写满之后，一副图像数据就传输完成；在DDR2向ram 块和fifo写数据的同时，ram块和fifo中的数据按照写入的顺序被读到数字微镜阵列上。写入ram块和fifo中的一副图像的一行数据的缓存数据在ram块和fifo中转化为与数字微镜阵列显示格式一致的数据。权利要求1.一种，其特征在于，包括以下步骤1)从上位机通过PCIE总线传输图像数据到FPGA中，传输的图像数据可以设置一包数据的大小，但是设置的数据必须是一副图像中一行数据的整数倍；2)将一行数据的前半行存贮在rami中，将后半行数据存贮在ram2中，当ram中的数据向DDR2中写入时，同时从rami、ram2中读取数据，合并成一个数据写入DDR2中；3)读DDR2数据时，利用FPGA内部的ram资源，设置3个ram块，I个fifo;先将DDR2 中的数据写入fifo，当fifo写满之后，将DDR2中的数据写入一行到ram3中，接着把DDR2 中的数据写入fifo中，当fifo写满之后，将DDR2中的数据写入一行到ram4中，再接着把 DDR2中的数据写入fifo中，当fifo写满之后，将DDR2中的数据写入一行到ram5中，接着把DDR2中的数据写入fifo中，当fifo写满之后，一副图像数据就传输完成；在DDR2向ram 块和fifo写数据的同时，ram块和fifo中的数据按照写入的顺序被读到数字微镜阵列上。2.根据权利要求书I所述的，其特征在于，所述的写入ram块和fifo中的一副图像的行数据的缓存数据在ram 块和fifo中转化为与数字微镜阵列显示格式一致的数据。全文摘要本专利技术公开了一种，通过使用两个ram将一副图像的行数据无处理的转化为数字微镜阵列示格式一致的数据，存储到DDR2中，再将DDR2中的一副图像数据中的一般存放到FPGA自带的ram缓存中，利用缓存的高速数据传输，实现数字微镜阵列数据传输速度的提高。本专利技术利用两个ram将一副图像的行数据无处理的转化为数字微镜阵列显示格式一致的数据，减少了FPGA的资源利用，利用缓存传输数据，提高了数据的传输速度，从而满足光刻机在高产能下数据传输速度要求。文档编号G03F7/20GK102608874SQ20121002896公开日2012年7月25日 申请日期2012年2月9日 优先权日2012年2月9日专利技术者徐涛, 陈修涛, 陈勇 申请人:合肥芯硕半导体有限公司本文档来自技高网...
【技术保护点】
【技术特征摘要】
【专利技术属性】
技术研发人员：陈勇，陈修涛，徐涛，
申请(专利权)人：合肥芯硕半导体有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。