本发明专利技术涉及一种电平转移电路，包括P型晶体管P1和P型晶体管P2，P型晶体管P1和P型晶体管P2的栅极之间设有反相器INV，所述P型晶体管P1的漏极连接N型晶体管N1的漏极和N1的栅极，且N型晶体管N1的栅极连接所述N型晶体管N4的栅极，P型晶体管P2的漏极连接N型晶体管N2的漏极和N2的栅极，且N型晶体管N2的栅极连接所述N型晶体管N3的栅极。本发明专利技术所述电路，不但可采用小型器件并且与工艺变化无关，而且可以改善电路速度；再者，本发明专利技术采用对称的结构布图，因此布图的速度将更快、更容易；而且设计者能够交替绘图，且不需要技术变化。?
【技术实现步骤摘要】
本专利技术涉及一种电路，尤其是一种可采用小型器件并且与工艺变化无关的电平转移电路。
技术介绍
电平转移电路是一种对不同电平的电路进行信号振幅转换的电路，常用于低电源电压电路输出的控制信号和高电源电压电路之间的通信。目前普遍使用的电平转移电路，在输入信号电平变化的过程中，极易产生贯穿电流，在有多个相同结构的电平转换电路的情况下，将导致电路耗电量的增力口。如图I所示是一种现有的电平转移电路的电路图，其结构如下以电源VDD的电势为高电平，以源极电源 VSS的电势为低电平，由输出通道OUTl和输出通道0UT2之间输出输入引脚IN在该高电平和低电平之间变化的信号，同时，向P型晶体管P2的栅极输入由输入引脚IN输入到P型晶体管Pl的栅极的反向信号。P型晶体管Pl的漏极为输出通道0UT1，P型晶体管Pl的漏极连接N型晶体管NI的漏极；P型晶体管P2的漏极为输出通道0UT2，P型晶体管P2的漏极连接N型晶体管N2的漏极；P型晶体管Pl的漏极连接N型晶体管N2的栅极，N型晶体管 N2的源极连接源极电源VSS ；P型晶体管P2的漏极连接N型晶体管NI的栅极，N型晶体管 NI的源极连接源极电源VSS。当输入引脚IN的电平从低电平变为高电平时，P型晶体管Pl和N型晶体管NI以及P型晶体管P2和N型晶体管N2在一瞬态期间将同时导通，在电源VDD的高电势和源极电源VSS的低电势之间产生贯穿电流，增加了瞬态电流，同时降低了电路的转换速度。
技术实现思路
本专利技术实际所要解决的技术问题是如何提供一种可采用小型器件并且与工艺变化无关的电平转移电路。本专利技术所述的电平转移电路中，支路电流产生电路提供的支路释放电流可以改善电路速度。为了实现本专利技术的上述目的，本专利技术提供了一种电平转移电路，包括P型晶体管 Pl和P型晶体管P2，所述P型晶体管Pl的源极和P型晶体管P2的源极分别连接电源VDD， P型晶体管Pl的栅极连接输入引脚IN，P型晶体管Pl和P型晶体管P2的栅极之间设有反相器INV，P型晶体管Pl的漏极为输出通道OUTl，所述P型晶体管Pl的漏极连接N型晶体管NI的漏极和NI的栅极，且N型晶体管NI的栅极连接所述N型晶体管N4的栅极，N型晶体管NI的源极连接N型晶体管N3的漏极，N型晶体管N3的源极连接源极电源VSS ；P型晶体管P2的漏极为输出通道0UT2，P型晶体管P2的漏极连接N型晶体管N2的漏极和N2的栅极，且N型晶体管N2的栅极连接所述N型晶体管N3的栅极，N型晶体管N2的源极连接N 型晶体管N4的漏极，N型晶体管N4的源极连接源极电源VSS。本专利技术所述的电平转移电路，不但可采用小型器件并且与工艺变化无关，而且可以改善电路速度；再者，本专利技术采用对称的结构布图，因此布图的速度将更快、更容易；而且设计者能够交替绘图，且不需要技术变化。附图说明图I是根据本专利技术的一种实施例；图2是根据本专利技术的另一种实施例。具体实施例方式下面结合附图和实施例对本专利技术作进一步的说明。请参考图I所示的第一种电平转移电路，包括P型晶体管Pl和P型晶体管P2，P型晶体管Pl的源极和P型晶体管P2的源极分别连接电源VDD，P型晶体管Pl的栅极连接输入引脚IN，P型晶体管Pl和P型晶体管P2的栅极之间设有反相器INV ；P型晶体管Pl的漏极为输出通道0UT1，P型晶体管Pl的漏极连接N型晶体管NI的漏极和NI的栅极，且N型晶体管NI的栅极连接所述N型晶体管N4的栅极，N型晶体管NI的源极连接N型晶体管N3 的漏极，N型晶体管N3的源极连接源极电源VSS ；P型晶体管P2的漏极为输出通道0UT2，P 型晶体管P2的漏极连接N型晶体管N2的漏极和N2的栅极，且N型晶体管N2的栅极连接所述N型晶体管N3的栅极，N型晶体管N2的源极连接N型晶体管N4的漏极，N型晶体管 N4的源极连接源极电源VSS。本实施例的工作原理为静态时，如果输入引脚IN为高电平(VDD)，P型晶体管Pl截止，输入信号通过反相器INV产生互补信号打开P型晶体管P2。而P型晶体管P2的源极连接电源VDD，则节点W2 输出高电平，节点Wl输出低电平。在输入引脚IN从高电平到低电平的转换过程中，P型晶体管Pl可以引导电流并拉高节点Wl的电平到与电源VDD相同的电平，同时在节点W2还是高电平时P型晶体管P2 被截止。因此由N型晶体管NI和N型晶体管N2构成的电流镜以及由N型晶体管N3和N 型晶体管N4构成的电流镜同时起作用。因为节点Wl相对电源VDD是低阻抗，任何电流镜需要的电流不会改变节点W2高电平的状态。而节点W2相对电源VDD是高阻抗，可以释放到低电平。由N型晶体管N3和N型晶体管N4构成的电流镜将从P型晶体管Pl释放最大电流。当节点W2的电平到达源极电源VSS的电平时，由N型晶体管NI和N型晶体管N2构成的电流镜将会降低电流。在输入引脚IN从低电平到高电平的转换过程中，过程正好相反。此时相对电源 VDD而言，P型晶体管Pl是高阻抗，而P型晶体管P2是低阻抗。节点W2为高电平，由N型晶体管NI和N型晶体管N2构成的电流镜以及由N型晶体管N3和N型晶体管N4构成的电流镜同时起作用，直到节点Wl到低电平时，由N型晶体管N3和N型晶体管N4构成的电流镜关闭。请参考图2所示意的第二种电平转移电路，包括P型晶体管Pl和P型晶体管P2， P型晶体管Pl的源极和P型晶体管P2的源极分别连接电源VDD，P型晶体管Pl的栅极连接输入引脚IN，P型晶体管Pl和P型晶体管P2的栅极之间设有反相器INV ；P型晶体管Pl 的漏极为输出通道0UT1，P型晶体管Pl的漏极连接N型晶体管NI的漏极和NI的栅极，且 N型晶体管NI的栅极连接所述N型晶体管N4的栅极，N型晶体管NI的源极连接N型晶体3/3页管N3的漏极，N型晶体管N3的源极连接源极电源VSS #型晶体管P2的漏极为输出通道 0UT2，P型晶体管P2的漏极连接N型晶体管N2的漏极和N2的栅极，且N型晶体管N2的栅极连接所述N型晶体管N3的栅极，N型晶体管N2的源极连接N型晶体管N4的漏极，N型晶体管N4的源极连接源极电源VSS。型晶体管Pl的漏极和P型晶体管P2的漏极之间设有N型晶体管N5和N型晶体管N6，P型晶体管Pl的漏极连接N型晶体管N5的漏极，P型晶体管P2的漏极连接N型晶体管N6的漏极，N型晶体管N5和N型晶体管N6的栅极连接偏置电压VBIAS。通过静态小电流源可以提高节点Wl或节点W2从高电平到低电平转换的动态速度。这可以预防节点Wl或节点W2在低电平时的阻抗过高并且可以保证节点Wl或节点W2 的电压接近源极电源VSS。这种电路结构也能在P型晶体管Pl和P型晶体管P2截止状态时消除关断泄漏电流。本专利技术所述的两个实施例中的输出通道OUTl与输出通道0UT2连接支路电流产生电路的输入端。所述支路电流产生电路可以为由集成电路驱动的液晶显示驱动电路提供电流，且所述支路电流产生电路提供的支路释放电流可以改善电路速度。再者，本专利技术所述的两个实施例中，由于结构对称，与不对称的结构相比较而言，布图的速度将更快、更容易；而且设计者能够交替绘图，且不需要技术变化。权利要求1.一种电平转移电路，包括P型晶体管Pl和P型晶体管P2，所述P型晶体管Pl的源极和P型晶体管P2的源极分本文档来自技高网...
【技术保护点】
【技术特征摘要】
【专利技术属性】
技术研发人员：保罗·格兰德维兹，
申请(专利权)人：苏州瀚瑞微电子有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。